面向系統(tǒng)級(jí)封裝的射頻芯片小型化與阻抗突變補(bǔ)償研究.pdf

1、電子產(chǎn)品對(duì)小型化、多功能、低成本和低功耗的追求永無(wú)止境，這使得工藝提升和系統(tǒng)集成成為半導(dǎo)體產(chǎn)業(yè)的兩大發(fā)展趨勢(shì)。目前強(qiáng)調(diào)以工藝提升為主的晶圓制造業(yè)仍按照摩爾定律在發(fā)展。但是隨著工藝尺寸的縮小，摩爾定律正在逐步走向極限。系統(tǒng)集成是半導(dǎo)體產(chǎn)業(yè)超越摩爾定律的重要技術(shù)途徑，目前有三大技術(shù)：系統(tǒng)級(jí)封裝(System in Package，SiP)、系統(tǒng)級(jí)芯片(System onChip，SoC)和三維集成電路(Three Dimension Int

2、egration Circuits，3D IC)。SiP在一個(gè)封裝體中集成多個(gè)不同功能、不同工藝的芯片和一些無(wú)源元件和天線，構(gòu)成一個(gè)具有強(qiáng)大系統(tǒng)功能的三維多層復(fù)雜的系統(tǒng)。與SoC技術(shù)和3D IC技術(shù)相比，SiP具有集成度高、工藝兼容性好、成本低和可靠性高等優(yōu)點(diǎn)，具有廣闊的應(yīng)用前景和巨大的市場(chǎng)需求。
　　 射頻芯片是系統(tǒng)級(jí)封裝的重要組成部分。小型化的射頻芯片可以大幅度提高系統(tǒng)級(jí)封裝的集成度和可靠性，因此射頻芯片的小型化成為近年來(lái)的

3、研究熱點(diǎn)。射頻芯片的小型化有兩種發(fā)展趨勢(shì)，即組件的可重用技術(shù)和有源電感技術(shù)。組件可重用技術(shù)是指在一個(gè)多模式/多頻段芯片中，多個(gè)收發(fā)器共用同一個(gè)超寬帶低噪聲放大器或者超寬帶調(diào)諧范圍的振蕩器、鎖相環(huán)等。有源電感是指采用MOSFET晶體管交叉耦合電路來(lái)實(shí)現(xiàn)的一個(gè)等效電感電路。與無(wú)源電感相比，有源電感具有電感值大且可調(diào)，Q值大且可調(diào)，工作頻率高，占用面積小等優(yōu)點(diǎn)。在射頻電路中CMOS無(wú)源螺旋電感占據(jù)了芯片版圖的主要部分，所以當(dāng)采用有源電感來(lái)代替

4、CMOS無(wú)源螺旋電感設(shè)計(jì)射頻芯片時(shí)，可以大幅降低芯片的面積和成本。
　　 信號(hào)完整性是系統(tǒng)級(jí)封裝中一個(gè)不可忽視的問(wèn)題。引起信號(hào)完整性的一個(gè)主要原因是信號(hào)鏈路上的阻抗突變，最常見(jiàn)的阻抗突變結(jié)構(gòu)有微帶線到帶狀線過(guò)孔、微帶線到焊盤(pán)、隔直電容和連接器等。在低頻范圍內(nèi)，這些阻抗突變對(duì)系統(tǒng)的信號(hào)完整性影響可能不大。但是在工作頻率很高的系統(tǒng)級(jí)封裝中，這些阻抗突變會(huì)引起嚴(yán)重的信號(hào)完整性問(wèn)題。從現(xiàn)有的文獻(xiàn)來(lái)看，還沒(méi)有從設(shè)計(jì)角度消除這些固有阻抗突變

5、的研究成果報(bào)道。
　　 本學(xué)位論文采用 TSMC0.18μm CMOS工藝實(shí)現(xiàn)了一種新型的基于阻抗負(fù)反饋技術(shù)的浮地有源電感和一個(gè)基于雙通道并聯(lián)技術(shù)的0.5-11GHz超寬帶低噪聲放大器。該超寬帶低噪聲放大器作為多頻段/多模式系統(tǒng)中一個(gè)可重用組件，可以減少芯片面積，簡(jiǎn)化系統(tǒng)架構(gòu)。為了進(jìn)一步實(shí)現(xiàn)面向系統(tǒng)級(jí)封裝的射頻芯片小型化，本文將該超寬帶低噪聲放大器中的螺旋電感全部替換成本文設(shè)計(jì)的有源電感，設(shè)計(jì)出一種基于有源電感的超寬帶低噪聲放大

6、器。論文還對(duì)系統(tǒng)級(jí)封裝中常見(jiàn)的焊盤(pán)和隔直電容處的阻抗突變引起的信號(hào)完整性問(wèn)題進(jìn)行了研究，提出了一種消除阻抗突變的補(bǔ)償設(shè)計(jì)方案。本文具體研究?jī)?nèi)容與成果闡述如下：
　　 1.分析了基于Gyrator-C電路的CMOS有源電感的基本原理，拓?fù)浣Y(jié)構(gòu)和實(shí)現(xiàn)方法。設(shè)計(jì)了一種新型的基于阻抗負(fù)反饋技術(shù)的浮地雙端口有源電感，該有源電感采用TSMC0.18μm CMOS工藝流片。測(cè)試結(jié)果表明它的核心電路面積僅為0.04 mm2，最大電感值33nH，

7、最大品質(zhì)因子68。該電感可以直接替換射頻電路中的螺旋電感。此外還設(shè)計(jì)了一種采用過(guò)電流前饋技術(shù)的有源電感，新的有源電感以較小的功耗代價(jià)實(shí)現(xiàn)了線性度的顯著提高。
　　 2.設(shè)計(jì)實(shí)現(xiàn)了一個(gè)基于雙通道并聯(lián)技術(shù)的0.5-11GHz CMOS超寬帶低噪聲放大器，該低噪聲放大器的信號(hào)通道A采用電感串聯(lián)峰值技術(shù)來(lái)實(shí)現(xiàn)0.5-11GHz超寬帶范圍內(nèi)的平坦增益，信號(hào)通道B采用電阻負(fù)反饋技術(shù)實(shí)現(xiàn)寬頻帶輸入阻抗匹配。通過(guò)將這兩路信號(hào)并聯(lián)可以實(shí)現(xiàn)0.5-

8、11GHz頻帶的平坦增益，輸入匹配，并且信號(hào)通道B中的熱噪聲可以通過(guò)噪聲消除技術(shù)被通道A消除掉，從而獲得較低的噪聲系數(shù)。該超寬帶低噪聲放大器采用TSMC0.18μm CMOS工藝流片。測(cè)試結(jié)果表明，最大增益為10.2dB，芯片總功耗為14.4mW，在0.5-11GHz頻率范圍內(nèi)輸入回波損耗低于9dB，噪聲系數(shù)范圍為3.9-4.5dB。為了進(jìn)一步實(shí)現(xiàn)面向系統(tǒng)級(jí)封裝的射頻芯片小型化，本文將這個(gè)超寬帶低噪聲放大器中的三個(gè)CMOS螺旋電感替換成

9、本文設(shè)計(jì)的新型浮地有源電感，仿真結(jié)果表明基于有源電感的超寬帶低噪聲放大器性能接近采用螺旋電感的超寬帶低噪聲放大器，但是芯片面積減少了60％。
　　 3.對(duì)系統(tǒng)級(jí)封裝中傳輸線到SMT(Surface Mounted Technology)焊盤(pán)這種典型阻抗突變結(jié)構(gòu)進(jìn)行了三維建模仿真，分析它們對(duì)信號(hào)完整性的影響，提出了一種采用掏空焊盤(pán)正下方部分參考平面的補(bǔ)償設(shè)計(jì)方法來(lái)消除阻抗突變，改善系統(tǒng)信號(hào)完整性，并采用保角變換方法推導(dǎo)出一個(gè)計(jì)算最