FPGA布局算法的研究與改進(jìn).pdf

1、FPGA EDA支持軟件的流程一般包括七個部分:電路的輸入、功能仿真、邏輯綜合、單元劃分、布局布線、時序仿真和編程下載。布局是整個設(shè)計(jì)流程中非常關(guān)鍵的一步,其主要功能是確定邏輯單元在芯片中的物理位置。由于布局是一個NP完全問題,通常使用模擬退火算法求解。隨著集成電路規(guī)模的不斷增大,傳統(tǒng)的布局算法在運(yùn)行效率上越來越顯得力不從心。如何依靠先進(jìn)的計(jì)算模型和工具提升布局效率成為一個亟待解決的問題。
　　本文以傳統(tǒng)經(jīng)典模擬退火算法為基礎(chǔ),結(jié)

2、合多核并行程序設(shè)計(jì)技術(shù),首先提出了一種基于劃分策略的并行模擬退火算法。該算法采用橫向和縱向劃分交錯進(jìn)行的劃分策略,首先將芯片劃分成多個子區(qū)域,然后依次分配給各個線程,每個線程僅負(fù)責(zé)各自區(qū)域內(nèi)邏輯單元的移動。然后又提出了一種基于分塊思想的并行模擬退火算法。該算法采取了兩次劃分的策略,首次劃分將芯片分成面積相等的多個模塊,每個線程負(fù)責(zé)一個模塊;第二次劃分將各個模塊再次劃分成四個相等的相位,相位內(nèi)的邏輯單元可以移動到四周相鄰的其他相位內(nèi),同一