降壓型DC-DC變換器片上補(bǔ)償電路的研究與設(shè)計(jì).pdf

1、CMOS技術(shù)的快速發(fā)展，使得單位面積上可集成的晶體管數(shù)量成倍地增長(zhǎng)，從而可使完成同樣功能的電源控制芯片可以做得更小。隨著SoC技術(shù)的發(fā)展，將電源芯片集成到SoC上也將是必然的趨勢(shì)。開關(guān)電源控制芯片在開關(guān)電源系統(tǒng)中占有的體積并不大，影響整個(gè)開關(guān)電源系統(tǒng)體積的主要限制因素在于外圍儲(chǔ)能電感、濾波電容以及補(bǔ)償電容難于集成。雖然目前已有技術(shù)報(bào)道稱可以將電感進(jìn)行集成，但使用集成電感的系統(tǒng)效率并不高，因此更多的是設(shè)法減小外圍補(bǔ)償電容的數(shù)目及大小。

2、r>　　本課題在分析降壓型DC-DC直流變換器基本工作原理后，討論了開關(guān)電源環(huán)路穩(wěn)定性的基本原理，分析了常用環(huán)路補(bǔ)償電路的結(jié)構(gòu)和不足。著重研究其環(huán)路補(bǔ)償技術(shù)以及集成于芯片內(nèi)部的補(bǔ)償電路的設(shè)計(jì)，在此基礎(chǔ)上提出了一種可集成的超前相位補(bǔ)償電路。本文用Matlab和Simulink工具進(jìn)行了系統(tǒng)環(huán)路的搭建和仿真，而后進(jìn)行了誤差放大器的晶體管級(jí)設(shè)計(jì)。與傳統(tǒng)三型補(bǔ)償電路相比，大大減小了無(wú)源器件的尺寸，將環(huán)路補(bǔ)償元件進(jìn)行了單片集成。
　　本課題