連續(xù)和幀突發(fā)誤碼測(cè)試儀設(shè)計(jì).pdf

1、本文提出了基于FPGA的嵌入式誤碼測(cè)試儀設(shè)計(jì)系統(tǒng)方案,用于連續(xù)通信和幀突發(fā)通信模式下的誤碼率測(cè)試。本文的主要工作包括FPGA電路板設(shè)計(jì)和FPGA的底層開(kāi)發(fā)設(shè)計(jì)。FPGA底層開(kāi)發(fā)采用自上而下的模塊化設(shè)計(jì)思想,各個(gè)功能模塊用硬件語(yǔ)言VHDL設(shè)計(jì),并在頂層實(shí)體電路圖設(shè)計(jì)中調(diào)用相應(yīng)功能模塊。同時(shí)詳細(xì)討論了測(cè)試數(shù)據(jù)發(fā)生模塊、接收同步模塊、誤碼插入模塊及PC104總線接口等模塊的設(shè)計(jì)。
　　 本文設(shè)計(jì)的誤碼儀包括連續(xù)誤碼測(cè)試和幀格式突發(fā)誤碼

2、測(cè)試功能。連續(xù)測(cè)試采用連續(xù)偽隨機(jī)序列作為收發(fā)測(cè)試數(shù)據(jù)。在幀突發(fā)測(cè)試功能中,收發(fā)數(shù)據(jù)采用幀格式數(shù)據(jù),幀頭填充幀同步碼,數(shù)據(jù)段填充偽隨機(jī)序列,并且數(shù)據(jù)段長(zhǎng)度可以設(shè)置;收發(fā)同步采用周期性地在一幀的起始處集中插入定長(zhǎng)的幀同步碼,幀同步碼為重復(fù)的幀序號(hào),并且在收端采用大數(shù)判決的方法檢測(cè)幀同步碼,減少傳輸中出現(xiàn)的干擾和誤碼,使幀同步更準(zhǔn)確。本文中ARM8019為一塊以ARM為中心的工業(yè)開(kāi)發(fā)板,是一臺(tái)完整的嵌入式計(jì)算機(jī),內(nèi)嵌Linux系統(tǒng),作為誤碼測(cè)