高速數(shù)字式脈沖超寬帶無(wú)線收發(fā)系統(tǒng)的研究及實(shí)現(xiàn).pdf

1、隨著平板電腦、智能手機(jī)、數(shù)字機(jī)頂盒、數(shù)碼相機(jī)、DVD、數(shù)碼攝像機(jī)、HDTV等電子消費(fèi)產(chǎn)品的廣泛普及，電子產(chǎn)品之間的短距離高速無(wú)線通信，一直是研究的熱點(diǎn)。脈沖超寬帶(IR－UWB)系統(tǒng)采用極窄脈沖傳輸數(shù)據(jù)。這種無(wú)載波調(diào)制的通信方式具有低功耗、低復(fù)雜度的優(yōu)點(diǎn)，一直受到學(xué)術(shù)界和科研機(jī)構(gòu)的關(guān)注。當(dāng)前學(xué)術(shù)界對(duì)于IR－UWB的研究主要集中在速率為10MHz以下、甚至幾KHz的生物醫(yī)療、測(cè)距、定位等方面的應(yīng)用。UWB可高達(dá)500Mb/s的傳輸速率優(yōu)勢(shì)

2、，是其它短距離無(wú)線傳輸技術(shù)不能相比的。業(yè)界對(duì)于高速數(shù)據(jù)傳輸?shù)腢WB研究，主要集中在OFDM方案和DS－CDMA方案。采用這兩種方案，是由于廣泛應(yīng)用于窄帶通信的OFDM技術(shù)和DS－CDMA技術(shù)已經(jīng)相當(dāng)成熟；但是其缺乏創(chuàng)新性。本文重點(diǎn)研究應(yīng)用于短距離高速數(shù)據(jù)傳輸?shù)腎R－UWB系統(tǒng)。由于傳統(tǒng)IR－UWB架構(gòu)對(duì)于高速傳輸引起的碼間干擾(ISI)無(wú)法處理，不適用于高速數(shù)據(jù)傳輸。本文借鑒SDR的設(shè)計(jì)思想，重點(diǎn)提出了一種低精度、欠采樣、數(shù)字式脈沖超寬

3、帶高速無(wú)線收發(fā)機(jī)系統(tǒng)。
　　 數(shù)字式IR－UWB的接收機(jī)與發(fā)射機(jī)均不需要超寬帶的混頻器，這樣可以降低射頻電路設(shè)計(jì)難度。在接收機(jī)里，超寬帶的射頻信號(hào)經(jīng)過(guò)LNA和VGA放大后，直接由ADC采用4bit以下的低精度、低于奈圭斯特的欠采樣速率采樣，所有的信號(hào)處理交由數(shù)字基帶完成。該架構(gòu)具有低功耗、低復(fù)雜度的優(yōu)點(diǎn)。在架構(gòu)研究的基礎(chǔ)上，本文系統(tǒng)地研究了基于訓(xùn)練碼的超寬帶數(shù)字基帶實(shí)現(xiàn)算法，給出了信道估計(jì)、同步、信道均衡等實(shí)現(xiàn)算法，并提出基于訓(xùn)

4、練碼的極性序列同步與門限信道估計(jì)聯(lián)合算法，該算法簡(jiǎn)單有效。本文給出了一套完整的系統(tǒng)解決方案，包括數(shù)字基帶的實(shí)現(xiàn)算法和射頻電路的實(shí)現(xiàn)方法，并對(duì)系統(tǒng)建模和仿真，論證了欠采樣、低精度、數(shù)字式IR－UWB系統(tǒng)的可行性。
　　 最后，針對(duì)提出的系統(tǒng)方案，本文設(shè)計(jì)了一個(gè)1bit的極低精度、4224MHz欠采樣速率的、BPSK調(diào)制的IR－UWB收發(fā)機(jī)系統(tǒng)。物理傳輸最高速率為132Mb/s，有效數(shù)據(jù)傳輸速率為114Mb/s。收發(fā)機(jī)射頻電路采用S

5、MIC0.13μm CMOS工藝實(shí)現(xiàn)并流片測(cè)試，電源電壓為1.2V。收發(fā)機(jī)的能耗較低，在132M/b的傳輸速率下，分別為18.2pJ/pulse和330pJ/pulse。發(fā)射機(jī)利用RLC電路來(lái)整形頻譜，通過(guò)連續(xù)調(diào)節(jié)電阻R實(shí)現(xiàn)脈沖參數(shù)連續(xù)可調(diào)。發(fā)射機(jī)芯片測(cè)試結(jié)果表明：脈沖頻譜在3～5GHz區(qū)間符合FCC頻譜規(guī)定；脈沖寬度在900ps～1600ps之間；脈沖幅度為110mV～370mV。接收機(jī)射頻電路將LNA、VGA、ADC、PLL、時(shí)鐘分

6、頻器等集成。ADC采用時(shí)鐘交錯(cuò)的16路比較器并行組成，比較器的實(shí)際工作頻率降為264MHz。芯片測(cè)試結(jié)果表明：LNA和VGA增益為16dB～28dB；噪聲系數(shù)小于3.7dB；ADC為1bit和4224MHz。從LNA輸入端到ADC的16路輸出通道，測(cè)試正常，可以為數(shù)字基帶提供264MHz的16路并行采樣數(shù)據(jù)。數(shù)字電路將整個(gè)系統(tǒng)的數(shù)字基帶算法集成。同時(shí)，嵌入了一個(gè)MCU軟IP核，以輔助控制和編碼處理。數(shù)字基帶采用FPGA開發(fā)板進(jìn)行功能驗(yàn)證