數(shù)字域TDI型CMOS圖像傳感器系統(tǒng)建模及時序控制電路研究.pdf_第1頁
已閱讀1頁,還剩75頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、時間延遲積分(Time Delay Integration,TDI)是指對移動中的同一物體進行多次曝光并將曝光結(jié)果進行累加,等效增加像素對物體的曝光時間,減少像元間響應不均勻和固定圖像噪聲的影響,從而提高圖像傳感器的信噪比和靈敏度,使其在低照度條件下仍能獲得高分辨率的圖像,廣泛應用于航空遙感、醫(yī)學成像等領域。本文通過系統(tǒng)建模驗證128級TDI CMOS圖像傳感器數(shù)字域累加方案,并對時序控制電路進行研究。
  本文介紹了TDI CM

2、OS圖像傳感器的工作原理,并分析了全局曝光與滾筒式曝光這兩種曝光方式各自的特點;結(jié)合相關雙采樣與過采樣滾筒式曝光,在降低讀出噪聲的同時實現(xiàn)信號的同步采集;分析了傳感器掃描速度與像素尺寸的關系,研究了積分采樣過程和速度失配對于系統(tǒng)調(diào)制傳輸函數(shù)的影響;針對模擬積分電路容易出現(xiàn)電壓飽和的情況,采用先量化、后累加的數(shù)字域累加方法,充分利用模數(shù)轉(zhuǎn)換器的量化范圍。采用Verilog-A和Verilog HDL分別對TDI CMOS圖像傳感器中的像素

3、、模數(shù)轉(zhuǎn)換器及累加電路進行建模后,配合時序控制電路進行仿真,驗證了數(shù)字域累加方案的可行性。根據(jù)數(shù)字域 TDI算法設計并優(yōu)化電路結(jié)構(gòu),每列共用加法器以降低芯片面積,通過仿真觀察512列負載對時序控制信號線的影響;在像素陣列上按照紅、綠、藍三色為一組的排列方式放置彩色濾光片,并對電路結(jié)構(gòu)及時序控制電路做出修改,使TDI CMOS圖像傳感器輸出RGB模式真彩色圖像。
  本文通過模數(shù)混合仿真驗證電路的功能,并完成時序控制電路的邏輯綜合、

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論