梯形圖并行編譯研究及其在FPGA上的實(shí)現(xiàn).pdf

1、可編程邏輯控制器(Programmable Logic Controller,PLC)被廣泛用于解決復(fù)雜的工業(yè)控制問(wèn)題,LD梯形圖是其編程語(yǔ)言之一。高速高精度一直是PLC的性能追求,但由于PLC使用微控制器作為核心,遵循馮?諾依曼體系,所以要提高響應(yīng)速度就必須降低掃描周期,選擇使用更高主頻的CPU是一種直接方法,但是這樣僅將問(wèn)題轉(zhuǎn)移到了CPU的瓶頸上。借鑒GPU的思想,對(duì)控制程序的執(zhí)行結(jié)構(gòu)作分析改進(jìn),將程序串行執(zhí)行體系提升為并行執(zhí)行的體

2、系,選擇具有程序并發(fā)執(zhí)行特性的VHDL語(yǔ)言,開(kāi)發(fā)純硬件hardware PLC是一種可行方法。
　　通過(guò)研讀國(guó)內(nèi)外研究學(xué)者有關(guān)PLC并行編譯、LD/Petri網(wǎng)向邏輯電路轉(zhuǎn)換等論文,參考部分理論基礎(chǔ),該課題提出一種指令并行化執(zhí)行的PLC實(shí)現(xiàn)方案,初步設(shè)計(jì)了系統(tǒng)的硬件結(jié)構(gòu)組織形式并著力于其核心控制器的實(shí)現(xiàn)。具體設(shè)計(jì)內(nèi)容包含如下:
　　(1)提出LD向VHDL轉(zhuǎn)換的總體思路,如構(gòu)建同比于三段式掃描機(jī)制的VHDL控制程序框架;將L

3、D抽象為邏輯表達(dá)式集合,每個(gè)表達(dá)式對(duì)應(yīng)一個(gè)單輸出梯級(jí),設(shè)計(jì)算法實(shí)現(xiàn)邏輯表達(dá)式集合向VHDL代碼的轉(zhuǎn)換。
　　(2)對(duì)LD整體進(jìn)行分析。討論其存在的依賴關(guān)系及分解方法,從而建立LD并發(fā)執(zhí)行模型,為并行PLC奠定基礎(chǔ)。
　　(3)對(duì)LD局部進(jìn)行分析。參考有向圖理論,將每個(gè)梯級(jí)抽象為AOV圖,設(shè)計(jì)專用算法實(shí)現(xiàn)AOV圖到布爾邏輯表達(dá)式的轉(zhuǎn)換,得到每個(gè)梯級(jí)的初步邏輯表達(dá)式,所有梯級(jí)的邏輯表達(dá)式及其位置信息共同構(gòu)成LD的完整邏輯表達(dá)。<

4、br>　　(4)在hardware PLC上實(shí)現(xiàn)LD的指令集。將LD的指令集按照?qǐng)?zhí)行機(jī)制的差異劃分為以下四大類:流程控制指令(跳轉(zhuǎn)指令等)、基本指令(置位/復(fù)位指令等),常用指令(定時(shí)器、計(jì)數(shù)器等)、功能指令(傳送指令、算術(shù)/邏輯運(yùn)算指令等),并說(shuō)明各類指令的不同VHDL設(shè)計(jì)實(shí)現(xiàn)方法。
　　(5)建立LD到VHDL轉(zhuǎn)化的語(yǔ)法規(guī)則庫(kù)、詞法規(guī)則庫(kù)。以上5個(gè)部分相結(jié)合可得到LD對(duì)應(yīng)的VHDL控制程序,將程序下載至FPGA等芯片上,即可實(shí)