基于FPGA的8位嵌入式CPU設(shè)計.pdf

1、隨著網(wǎng)絡(luò)時代的到來，網(wǎng)絡(luò)通信、信息安全和信息家電產(chǎn)品將越來越普及，而CPU正是所有這些信息產(chǎn)品中必不可少的部件。目前，擁有自主知識產(chǎn)權(quán)的CPU對國家的軍事、經(jīng)濟及安全具有深遠的意義?；谶@個原因，在深入了解了CPU的結(jié)構(gòu)、工作原理及設(shè)計方法后，本文以FPGA為開發(fā)平臺，采用Quartus(R)Ⅱ軟件所支持的原理圖設(shè)計方式，從基礎(chǔ)邏輯電路設(shè)計開始，逐步完成嵌入式CPU的設(shè)計。
　　主要工作內(nèi)容包括以下幾個主要方面：
　　(1)

2、為了設(shè)計性能良好的嵌入式CPU，在深入了解分析經(jīng)典CPU基本結(jié)構(gòu)，經(jīng)典CPU指令集的基礎(chǔ)上，選取或自己擬定一套切實可行的指令集。在本次設(shè)計中，以RISC指令集中的ARM、MIPS經(jīng)典指令為參考，擬定了一套RISC指令集。RISC指令集是高性能CPU的發(fā)展方向。它與傳統(tǒng)的CISC(復(fù)雜指令集)相對。相比而言，RISC的指令格式統(tǒng)一，種類比較少，尋址方式也比復(fù)雜指令集少。
　　(2)在擬定好CPU指令集的基礎(chǔ)上，使用Quartus(R

3、)Ⅱ軟件工具，通過邏輯圖輸入方法設(shè)計可實現(xiàn)這套指令集的CPU的邏輯電路。使用模塊化設(shè)計思想，從CPU的局部功能到總體結(jié)構(gòu)自底向上設(shè)計。CPU是一個復(fù)雜的數(shù)字電路，其主要電路為控制器，運算器及各種內(nèi)部寄存器。在設(shè)計好CPU內(nèi)部各個受控功能模塊后，最后由控制器安排CPU的工作時序。需要設(shè)計的詳細電路有：算術(shù)邏輯單元(ALU)、移位模塊、譯碼模塊、特殊寄存器模塊、程序計數(shù)器(PC)、程序狀態(tài)字寄存器(PSW)、IO模塊、時鐘信號產(chǎn)生模塊等。<

4、br>　　(3)為了驗證所設(shè)計的CPU邏輯電路的正確性，利用Quartus(R)Ⅱ軟件工具對各個邏輯電路進行仿真。從基本邏輯電路仿真，小模塊仿真到大模塊仿真，最后是整個CPU電路的仿真。使用逐級仿真實現(xiàn)對所設(shè)計的CPU進行功能模擬，從而確保CPU功能的正確性。
　　(4)為了方便演示這款CPU的功能，在FPGA中構(gòu)建一個額外的RAM代替原來存放指令的外部ROM，并搭建一個調(diào)試器。此調(diào)試器旨在方便各指令代碼的寫入，方便驗證各指令的執(zhí)