高精度浮點運算器算法研究及FPGA實現(xiàn).pdf

1、浮點運算與FPGA的發(fā)展是目前科技發(fā)展的兩個研究熱點。尤其在要求精度高的應用系統(tǒng)中，浮點表述范圍寬、有效精度高等特點成為廣泛發(fā)展的條件；FPGA高速、高集成、低成本、可在線編程等優(yōu)點，使浮點在FPGA的應用也成為趨勢。論文重點設(shè)計了單精度浮點基本運算器，并在基本運算器的基礎(chǔ)上完成FFT處理器。
　　論文主要從三個方面展開研究：
　?、俳榻B了論文使用的IEEE754-1985標準的單精度浮點表示、舍入及異常處理，對設(shè)計使用的硬

2、件描述語言VHDL進行介紹，設(shè)計采用IEEE754-1985單精度規(guī)格化浮點格式進行計算提高了運算精度，采用VHDL語言使設(shè)計更加簡單化；
　　②分別闡述了浮點運算器加減乘除的算法和流程，根據(jù)基本運算器的運算特點進行設(shè)計。針對浮點數(shù)乘法的運算過程，分別針對符號位、指數(shù)位及尾數(shù)位展開設(shè)計；浮點加法器的處理過程比較復雜，將浮點運算模塊化，分別完成比較、移位、尾數(shù)運算、前導零檢測及規(guī)格化模塊，經(jīng)仿真驗證了系統(tǒng)的正確性后，生成浮點加法器整

3、體電路原理圖；浮點除法器采用加減邏輯和乘法邏輯完成設(shè)計并進行性能比較。利用QuartusⅡ軟件分別對加減乘除運算器及其中的各模塊進行仿真，仿真結(jié)果表明浮點運算器的計算功能正確，具有可行性。
　　③分析多種FFT算法及硬件實現(xiàn)方式，改進了基-2DIT-FFT作為本課題目標算法，同時采用順序處理結(jié)構(gòu)實現(xiàn)FFT處理器；分別對設(shè)計中蝶形運算單元、存儲器、地址發(fā)生器和控制器等單元進行設(shè)計；設(shè)計選用Altera公司的CycloneⅡ系列FPG