CMOS高頻環(huán)形振蕩器相位噪聲的抑制技術(shù).pdf

1、振蕩器在模擬電路中應(yīng)用很廣，如時(shí)鐘源和壓控振蕩器(VCO)，其振蕩電路都可以通過(guò)CMOS環(huán)形振蕩器來(lái)實(shí)現(xiàn)，因?yàn)樗休^好的可控性、高集成度和低廉的價(jià)格。但與晶振和高Q值的LC諧振回路振蕩結(jié)構(gòu)相比，由于MOS器件的溫度特性和生產(chǎn)工藝等因素，使它的相位噪聲比較大，直接影響其性能和應(yīng)用領(lǐng)域。
　　 相位噪聲在數(shù)字電路中被稱為時(shí)鐘抖動(dòng)，也就是說(shuō)它會(huì)影響電路的穩(wěn)定性，但從本質(zhì)上將是在中心頻率以外的頻域產(chǎn)生了振蕩，使得電路的輸出時(shí)鐘波形邊沿延

2、遲或提前(即位錯(cuò))，在通訊電路中，相位噪聲會(huì)降低信號(hào)的信噪比及調(diào)相的質(zhì)量，對(duì)于數(shù)字調(diào)制解調(diào)電路會(huì)增加誤碼率。用在射頻電路中，它會(huì)讓本振信號(hào)的頻譜變寬，使頻域很窄的有用信號(hào)經(jīng)過(guò)和本振的混頻后其頻域變寬，若它與噪聲頻域重疊，會(huì)經(jīng)再次混頻、甚至調(diào)制，嚴(yán)重影響通信質(zhì)量。所以對(duì)于設(shè)計(jì)穩(wěn)定的環(huán)形振蕩器，相位噪聲成為其性能好壞的關(guān)鍵因素。而如何設(shè)計(jì)出頻率高且噪聲低的環(huán)振，一直是許多電路設(shè)計(jì)者努力的目標(biāo)。
　　 本文在參考了大量的相關(guān)文獻(xiàn)資料后

3、，詳細(xì)地說(shuō)明了CMOS高頻環(huán)形振蕩器的基本原理和其相位噪聲產(chǎn)生的原因，用數(shù)學(xué)和物理的方法分析了相位噪聲來(lái)源，并據(jù)此尋找抑制途徑：增大環(huán)路的Q值和信號(hào)的功率、減小偏置管延時(shí)、增加相干源電路和改進(jìn)反相單元結(jié)構(gòu)(Maneatis結(jié)構(gòu)和“負(fù)”延時(shí)4輸入雙延時(shí)結(jié)構(gòu))等一系列改進(jìn)電路結(jié)構(gòu)的措施來(lái)減小相位噪聲。然后設(shè)計(jì)了相應(yīng)的實(shí)際電路來(lái)仿真和驗(yàn)證，結(jié)果顯示其相位噪聲可以達(dá)到-110dBc/Hz以下的設(shè)計(jì)要求，以及總功耗低于12mW功耗等參數(shù)要求，完全