一種高性能的低壓差線性穩(wěn)壓器設(shè)計(jì).pdf

1、低壓差線性穩(wěn)壓器（Low-Dropout Regulator，LDO）作為電源管理芯片中重要的一部分，具有結(jié)構(gòu)簡單，體積小，輸出噪聲低，響應(yīng)速度快等優(yōu)點(diǎn)，在便攜式電子產(chǎn)品中有著非常廣泛的應(yīng)用，是電源管理芯片中必不可少的模塊。
　　本文首先介紹了電源管理芯片的研究意義和分類，闡述了低壓差線性穩(wěn)壓器的發(fā)展趨勢和研究現(xiàn)狀，對(duì)低壓差線性穩(wěn)壓器的基本工作原理和性能指標(biāo)作了介紹，并對(duì)傳統(tǒng)結(jié)構(gòu)的低壓差線性穩(wěn)壓器電路作了深入的理論研究，給出了本文

2、要求的低壓差線性穩(wěn)壓器電路的設(shè)計(jì)指標(biāo)，并指出適合于片上集成的低壓差線性穩(wěn)壓器電路的設(shè)計(jì)難點(diǎn)和研究意義。本文設(shè)計(jì)的電路主要包括：偏置電路、帶隙基準(zhǔn)電壓源電路和低壓差線性穩(wěn)壓器主體電路。其中，所設(shè)計(jì)的帶隙基準(zhǔn)電壓源電路具有低溫漂系數(shù)、低功耗、高電源抑制比的特性，該電路通過采用不同電阻溫度特性進(jìn)行溫度補(bǔ)償并提出了一個(gè)電源抑制比增強(qiáng)網(wǎng)絡(luò)，達(dá)到了降低電路溫漂系數(shù)和提高電路電源抑制比的目的。所設(shè)計(jì)的低壓差線性穩(wěn)壓器電路，通過采用緩沖級(jí)運(yùn)放驅(qū)動(dòng)功率調(diào)

3、整管，實(shí)現(xiàn)了提高低壓差線性穩(wěn)壓器電路的電源抑制比和負(fù)載瞬態(tài)響應(yīng)特性，基于嵌套式米勒補(bǔ)償原理，選擇合適的補(bǔ)償電容和加入的緩沖級(jí)結(jié)構(gòu)，使所設(shè)計(jì)的低壓差線性穩(wěn)壓器電路在全負(fù)載電流范圍內(nèi)可以穩(wěn)定工作。
　　本文基于0.35μm2P4M CMOS工藝，采用Cadence軟件對(duì)電路進(jìn)行仿真，設(shè)計(jì)了一種適用于片上系統(tǒng)集成的低壓差線性穩(wěn)壓器，并使其具有高電源抑制比和快速負(fù)載瞬態(tài)響應(yīng)的特點(diǎn)。該電路的輸入電壓為3.3V到4V，輸出電壓為2.8V，電壓