M元擴(kuò)頻關(guān)鍵技術(shù)及芯片化實(shí)現(xiàn)方法的研究.pdf

1、隨著通信集成電路的快速發(fā)展和SOC技術(shù)的不斷推廣，通信設(shè)備制造趨向于芯片化設(shè)計(jì)，從以前的分立式元件向SOC發(fā)展。擴(kuò)頻通信在通信領(lǐng)域占有重要的地位，芯片化設(shè)計(jì)中較多采用直接序列擴(kuò)頻技術(shù)，而作為擴(kuò)頻通信重要的技術(shù)分支M元擴(kuò)頻它的芯片化卻少有實(shí)現(xiàn)。論文在深入研究M元擴(kuò)頻基本理論的基礎(chǔ)上，對(duì)M元通信芯片化設(shè)計(jì)展開相關(guān)工作，提出適合芯片化的M元擴(kuò)頻改進(jìn)算法，并利用SOC技術(shù)進(jìn)行芯片化設(shè)計(jì)工作。論文的主要貢獻(xiàn)如下：
　　 l、針對(duì)采用同步碼

2、實(shí)現(xiàn)同步的M元擴(kuò)頻方案，提出兩種改進(jìn)方案。它們通過(guò)將擴(kuò)頻碼的碼相位和碼極性相結(jié)合而實(shí)現(xiàn)。方案一用BPSK調(diào)制直擴(kuò)替代同相支路上的同步碼，在正交支路上采用基于CPSK(code phase shift keying,碼相位循環(huán)移位)調(diào)制的M元擴(kuò)頻。這里同相支路選用的擴(kuò)頻碼是用于正交信道擴(kuò)頻碼源碼的倒序序列。相對(duì)于采用同步碼實(shí)現(xiàn)同步的M元擴(kuò)頻方案，該方案可以增加1比特信息的傳輸量；方案二進(jìn)一步提高擴(kuò)頻碼的資源利用率。它將所有的擴(kuò)頻碼改進(jìn)成均

3、由一條擴(kuò)頻碼通過(guò)循環(huán)移位提供，但對(duì)同相支路與正交支路采用的擴(kuò)頻碼的碼相位進(jìn)行碼相位約束以確?？蓪?shí)現(xiàn)自我同步。采用以上方案還具有易于系統(tǒng)集成的特點(diǎn)。
　　 2、為了在保持較高的頻帶利用率的條件下提高M(jìn)元擴(kuò)頻的碼資源利用率，給出在同相支路上采用傳統(tǒng)的M元雙正交擴(kuò)頻，在正交支路上采用基于CPSK調(diào)制技術(shù)的M元擴(kuò)頻的方案。該方案所需擴(kuò)頻碼碼資源是傳統(tǒng)M元擴(kuò)頻的條數(shù)只需約四分之一。為了進(jìn)一步提高擴(kuò)頻碼利用率，在此基礎(chǔ)上提出采用同步幀結(jié)構(gòu)的

4、正交兩路CPSK調(diào)制M元擴(kuò)頻的改進(jìn)方案。它的同步碼是通過(guò)在兩支路同時(shí)采用特定相位的擴(kuò)頻碼進(jìn)行傳輸而實(shí)現(xiàn)。它的優(yōu)點(diǎn)是同步碼易于識(shí)別。以上兩方案降低系統(tǒng)設(shè)計(jì)復(fù)雜度，易于系統(tǒng)芯片化設(shè)計(jì)。
　　 3、為了提高M(jìn)元擴(kuò)頻系統(tǒng)在衰落信道下的性能，給出在空時(shí)編碼后采用M元擴(kuò)頻的方案。在此基礎(chǔ)上提出將空時(shí)編碼用于M元擴(kuò)頻碼片的方案。后者在一個(gè)碼元時(shí)間內(nèi)就能完成信號(hào)處理，具有處理時(shí)延小的特點(diǎn)。同時(shí)該方案在時(shí)間選擇性快衰落情況下，它可以獲得更多的時(shí)間

5、分集增益，從而提升系統(tǒng)的性能。
　　 4、針對(duì)時(shí)間選擇性快衰落條件下難以有效的估計(jì)信道信息，分析在擴(kuò)頻碼碼片上采用差分空時(shí)編碼的方案。該方案具有較強(qiáng)的抗快衰落性能并且當(dāng)信道相干時(shí)間小于一個(gè)符號(hào)周期時(shí)，該方案能獲得更多的時(shí)間分集增益，系統(tǒng)性能得到改善。在此基礎(chǔ)上分析在M元擴(kuò)頻碼片上采用空時(shí)編碼方案的性能。以上方案可適應(yīng)大的晶振頻偏影響，易于芯片化設(shè)計(jì)，適于低成本，小體積的便攜式產(chǎn)品設(shè)計(jì)。
　　 5、對(duì)M元擴(kuò)頻系統(tǒng)核心模塊進(jìn)