超低能耗亞閾值SRAM電路設(shè)計(jì).pdf

1、醫(yī)療芯片主要應(yīng)用于可穿戴式、便攜式、植入式醫(yī)療儀器中,超低能耗是其主要設(shè)計(jì)挑戰(zhàn)。降低電源電壓至MOS管亞閾值區(qū)域可以使得電路能耗比常規(guī)電路設(shè)計(jì)能耗節(jié)省大約一個(gè)數(shù)量級(jí),因此亞閾值設(shè)計(jì)成為醫(yī)療芯片設(shè)計(jì)的主要趨勢(shì)之一。需要注意的是,亞閾值設(shè)計(jì)具備與常規(guī)設(shè)計(jì)完全不同的電氣特性,MOS管驅(qū)動(dòng)電流與晶體管閾值電壓的指數(shù)級(jí)關(guān)系使得常規(guī)的靠尺寸調(diào)節(jié)滿足設(shè)計(jì)性能需求的方式已不再適用。存儲(chǔ)體設(shè)計(jì)成為亞閾值設(shè)計(jì)的難點(diǎn)之一。同時(shí),隨著電源電壓的降低,MOS晶體

2、管的開啟關(guān)斷電流比(Ion/Ioff)急劇降低,泄漏功耗在總功耗中所占據(jù)的比重越來越大。本文著重研究了低泄漏電流的亞閾值存儲(chǔ)體。
　　 本文的工作包括:(1)通過分析亞閾值電路的延時(shí)模型、能耗模型,提出存儲(chǔ)體最低和最優(yōu)化電源電壓的取值范圍;(2)提出一款可以工作在亞閾值區(qū)域(200 mV電源電壓)具有自適應(yīng)泄漏電流切斷機(jī)制的SRAM存儲(chǔ)單元,該設(shè)計(jì)不僅能夠從降低電源電壓技術(shù)中獲得總功耗的顯著降低,還能夠根據(jù)存儲(chǔ)單元的操作狀態(tài)自適

3、應(yīng)限制泄漏電流的消耗,進(jìn)一步降低系統(tǒng)總功耗;(3)為保證設(shè)計(jì)良率,滿足設(shè)計(jì)密度需求,本文設(shè)計(jì)采用了以下幾種電路技術(shù):(a)利用施密特反相器作為亞閾值存儲(chǔ)電路的接口電路,“凈化”外部信號(hào);(b)采用偽電流鏡補(bǔ)償技術(shù)與可寫回的敏感放大器相配合的方法補(bǔ)償存儲(chǔ)體操作過程中的未選中存儲(chǔ)單元的泄漏電流,增強(qiáng)亞閾值存儲(chǔ)電路的存儲(chǔ)密度;(c)通過閾值電壓平衡機(jī)制,平衡PMOS和NMOS晶體管的閾值電壓值顯著提高整體設(shè)計(jì)的工藝偏差容忍度;(d)采用電容型

4、電平轉(zhuǎn)換器根據(jù)具體應(yīng)用需求提升模塊電源電壓以擴(kuò)展本設(shè)計(jì)的應(yīng)用領(lǐng)域。
　　 本文設(shè)計(jì)的32×256 bits亞閾值存儲(chǔ)電路采用130 nm工藝實(shí)現(xiàn),整個(gè)芯片的面積為141.1μm×352.6μm。測(cè)試結(jié)果表明,本設(shè)計(jì)的電路在200mV工作電壓下工作頻率可以達(dá)到138 kHz,總功耗為0.13μW。與參考文獻(xiàn)中的亞閾值SRAM存儲(chǔ)單元相比,本文設(shè)計(jì)的存儲(chǔ)單元具備以下優(yōu)點(diǎn):(1)更好的工藝魯棒性;(2)更低的泄漏電流。而與常規(guī)六管存儲(chǔ)