超低能耗亞閾值SRAM電路設計.pdf

1、醫(yī)療芯片主要應用于可穿戴式、便攜式、植入式醫(yī)療儀器中,超低能耗是其主要設計挑戰(zhàn)。降低電源電壓至MOS管亞閾值區(qū)域可以使得電路能耗比常規(guī)電路設計能耗節(jié)省大約一個數量級,因此亞閾值設計成為醫(yī)療芯片設計的主要趨勢之一。需要注意的是,亞閾值設計具備與常規(guī)設計完全不同的電氣特性,MOS管驅動電流與晶體管閾值電壓的指數級關系使得常規(guī)的靠尺寸調節(jié)滿足設計性能需求的方式已不再適用。存儲體設計成為亞閾值設計的難點之一。同時,隨著電源電壓的降低,MOS晶體

2、管的開啟關斷電流比(Ion/Ioff)急劇降低,泄漏功耗在總功耗中所占據的比重越來越大。本文著重研究了低泄漏電流的亞閾值存儲體。
　　 本文的工作包括:(1)通過分析亞閾值電路的延時模型、能耗模型,提出存儲體最低和最優(yōu)化電源電壓的取值范圍;(2)提出一款可以工作在亞閾值區(qū)域(200 mV電源電壓)具有自適應泄漏電流切斷機制的SRAM存儲單元,該設計不僅能夠從降低電源電壓技術中獲得總功耗的顯著降低,還能夠根據存儲單元的操作狀態(tài)自適

3、應限制泄漏電流的消耗,進一步降低系統(tǒng)總功耗;(3)為保證設計良率,滿足設計密度需求,本文設計采用了以下幾種電路技術:(a)利用施密特反相器作為亞閾值存儲電路的接口電路,“凈化”外部信號;(b)采用偽電流鏡補償技術與可寫回的敏感放大器相配合的方法補償存儲體操作過程中的未選中存儲單元的泄漏電流,增強亞閾值存儲電路的存儲密度;(c)通過閾值電壓平衡機制,平衡PMOS和NMOS晶體管的閾值電壓值顯著提高整體設計的工藝偏差容忍度;(d)采用電容型

4、電平轉換器根據具體應用需求提升模塊電源電壓以擴展本設計的應用領域。
　　 本文設計的32×256 bits亞閾值存儲電路采用130 nm工藝實現,整個芯片的面積為141.1μm×352.6μm。測試結果表明,本設計的電路在200mV工作電壓下工作頻率可以達到138 kHz,總功耗為0.13μW。與參考文獻中的亞閾值SRAM存儲單元相比,本文設計的存儲單元具備以下優(yōu)點:(1)更好的工藝魯棒性;(2)更低的泄漏電流。而與常規(guī)六管存儲