千兆以太網(wǎng)物理層芯片發(fā)送電路的設(shè)計與實(shí)現(xiàn).pdf

1、該文的主要工作是實(shí)現(xiàn)適用于千兆以太網(wǎng)1000Base-T物理層的模擬前端發(fā)送電路.IEEE 802.3協(xié)議規(guī)定了1000Base-T發(fā)送通路在四種測試模式下必須實(shí)現(xiàn)的功能和性能,根據(jù)這一要求,在發(fā)送通路中需要實(shí)現(xiàn)一個5-bit分辨率,8-bit精度,125MHz采樣速率,4ns轉(zhuǎn)換速率以及共17級輸出模擬電平的數(shù)模轉(zhuǎn)換器DAC.該文首先介紹IEEE 802.3協(xié)議規(guī)定的四種測試模式,在此基礎(chǔ)上確定發(fā)送通路的系統(tǒng)結(jié)構(gòu),然后針對其中每個模塊

2、定義具體的功能和指標(biāo).發(fā)送電路的設(shè)計關(guān)鍵是數(shù)模轉(zhuǎn)換器的設(shè)計.該文在分析DAC的各種拓?fù)浣Y(jié)構(gòu)及編碼方式并對這些結(jié)構(gòu)的優(yōu)缺點(diǎn)進(jìn)行比較的基礎(chǔ)上,針對協(xié)議要求以及發(fā)送電路的實(shí)際需要,設(shè)計了一個溫度編碼電流驅(qū)動型DAC.根據(jù)協(xié)議規(guī)定,在數(shù)模轉(zhuǎn)換器的設(shè)計當(dāng)中,還要求DAC的模擬輸出信號轉(zhuǎn)換時間(上升或下降時間)為4ns.為此設(shè)計了由8個小電流源單元構(gòu)成的級聯(lián)結(jié)構(gòu)單位電流源,電路中的每一級電流驅(qū)動單元由相鄰相差為0.5ns的八相時鐘依次控制,產(chǎn)生幅值

3、遞增(遞減)的階梯波,然后利用低通濾波器對階梯波進(jìn)行平滑,得到4ns左右的轉(zhuǎn)換時間.此外,為了滿足DAC 8-bit的高精度要求,該文在對DAC各種誤差進(jìn)行理論分析的基礎(chǔ)上,設(shè)計了為降低DAC模擬輸出Glitch現(xiàn)象的Latch電路,以及為電流單元提供精確穩(wěn)定參考電流的帶隙基準(zhǔn)源.最后,在DAC的版圖實(shí)現(xiàn)當(dāng)中,分析了電流源陣列各種開關(guān)次序的優(yōu)缺點(diǎn),選擇了適合該電路結(jié)構(gòu)的二維中心對稱開關(guān)次序作為最終的版圖設(shè)計方案.該電路參加了0.18μm