組合電路的形式驗證方法研究.pdf

1、設(shè)計大規(guī)模數(shù)字電路中的關(guān)鍵問題之一是如何檢查設(shè)計的正確性,即設(shè)計驗證.但是,設(shè)計驗證的復雜度隨著芯片的規(guī)模增大呈指數(shù)增加.傳統(tǒng)的驗證手段難以排除所有的設(shè)計錯誤,人們轉(zhuǎn)而求助于各種形式驗證方法來保證設(shè)計在各種可能輸入組合下的正確性.形式驗證是EDA領(lǐng)域的關(guān)鍵技術(shù),在電路設(shè)計中越來越顯示出重要性.本文首先介紹了EDA的發(fā)展,并說明了課題的研究意義,接著對形式驗證方法做了簡要的綜述,介紹了等價性檢驗、模型檢驗和定理證明等形式化驗證方法,本文主

2、要內(nèi)容論述改進后的形式驗證方法.等價性檢驗是形式驗證的一個重要方法,但在等價性檢驗中,一般驗證只考慮了底層的信息,本文把高層的規(guī)格說明信息用在組合電路的等價性檢驗中.多項式是表示電路的一種有效方法,但對于包含分支的電路,多項式表示的階次一般比較高.本文給出了一種含有分支電路的多項式表示的有效方法,并把無關(guān)項子集考慮進來,以簡化多項式階的求解.在此基礎(chǔ)上,給出一個基于多項式表示的等價性檢驗方法.隨著集成電路規(guī)模的擴大,越來越多的復雜設(shè)計適