C波段小步進(jìn)低相噪頻頻率合成器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、頻率合成器在無線通信、雷達(dá)、電子對(duì)抗和現(xiàn)代測量等各種電子系統(tǒng)中得到了廣泛的應(yīng)用。隨著電子技術(shù)的飛速發(fā)展，人們對(duì)頻率合成器的頻率范圍、相位噪聲、轉(zhuǎn)換速度、雜散等指標(biāo)提出了越來越高的要求。跳頻通信作為擴(kuò)頻通信的一種方式，具有保密性好、抗干擾能力強(qiáng)以及碼分多址的組網(wǎng)功能等優(yōu)點(diǎn)，無論在軍事方面還是在民用方面都有突出的優(yōu)勢(shì)，而跳頻頻率合成器性能指標(biāo)對(duì)跳頻通信系統(tǒng)的性能有決定性影響。
　　 本文設(shè)計(jì)實(shí)現(xiàn)了一種低相噪、小步進(jìn)的跳頻頻率合成器，

2、其相位噪聲的典型值在偏離中心頻率10kz時(shí)，能夠達(dá)到-104dBc/Hz，跳頻速度在5微秒以內(nèi)，步進(jìn)為10kHz。DDS具有極高的頻率分辨率，但輸出頻率不高，工作帶寬較窄。PLL頻率合成具有工作頻率高，工作帶寬寬的優(yōu)點(diǎn)。DDS與PLL組合的頻率合成方式利用二者優(yōu)點(diǎn)，實(shí)現(xiàn)了小步進(jìn)、寬帶、低相噪的頻率合成器。采用DDS直接激勵(lì)PLL方案后，為了提高頻率轉(zhuǎn)換速度，本文采用給VCO預(yù)置電壓的方法來實(shí)現(xiàn)。采用DDS與PLL組合并給VCO預(yù)置電壓的

3、方案實(shí)現(xiàn)了4.36GHz～5GHz的C波段小步進(jìn)、低相噪跳頻頻率合成器，主要成果有：⑴基于DDS以及跳頻基本理論，提出了DDS激勵(lì)PLL來實(shí)現(xiàn)小步進(jìn)，通過給VCO預(yù)置電壓來實(shí)現(xiàn)捷變頻，通過環(huán)內(nèi)混頻來降低相位噪聲的方案。⑵設(shè)計(jì)并實(shí)現(xiàn)了方案中各部分電路，并且進(jìn)行了相應(yīng)的理論計(jì)算和軟件仿真，指出了設(shè)計(jì)中應(yīng)注意的一些問題。⑶對(duì)所研制的頻率合成器進(jìn)行了測試，測試結(jié)果表明：實(shí)現(xiàn)了低相噪(<88dBc/Hz@頻率中心頻率1kHz、<-104dBc/H