SDH網(wǎng)絡分析儀發(fā)送端電路的設計與實現(xiàn).pdf

1、SDH(Synchronous Digital Hierarchy)網(wǎng)絡分析儀是一種對SDH網(wǎng)絡或設備進行檢測的儀表，其設計應嚴格按照ITU-T G.707等相關協(xié)議標準來實現(xiàn)，滿足絕大多數(shù)協(xié)議建議的SDH網(wǎng)絡映射與復用路徑，從而達到對各種不同的SDH路徑與設備進行檢測的功能。由于SDH傳輸技術在全球范圍內被廣泛的使用，在很多國家還處于城域網(wǎng)的核心地位，因此SDH網(wǎng)絡分析儀為網(wǎng)絡維護人員及SDH設備制造商的維護工作和生產(chǎn)研發(fā)等提供了穩(wěn)定

2、、可靠、豐富的檢測工具。
　　 SDH網(wǎng)絡分析儀主要包括三部分：發(fā)送端(Transmitters)、接收端(Receiver)與其它公共硬件平臺，其中SDH網(wǎng)絡分析儀的接收端與發(fā)送端電路在整個系統(tǒng)中起著至關重要的作用，是系統(tǒng)的最核心最關鍵的部分，其性能的可靠性與穩(wěn)定性直接影響到儀表的工作效率。本文主要是研究SDH網(wǎng)路分析儀發(fā)送端電路的硬件設計與實現(xiàn)。
　　 論文分析了SDH網(wǎng)絡分析儀的工作原理，研究了ITU-T G.70

3、7，ITU-T G.704，ITU-T G.783等SDH相關的協(xié)議標準，明確了SDH網(wǎng)絡分析儀發(fā)送端的功能需求與技術指標，并由此制定了發(fā)送端電路設計方案和驗證調試方案。
　　 論文根據(jù)發(fā)送端電路設計方案制定了詳細的設計結構與模塊劃分，用Verilog硬件描述語言完成了發(fā)送端電路的硬件(RTL)設計，包括SDH段開銷模塊、高階通道開銷模塊、低階通道開銷模塊、PDH開銷模塊、指針調整模塊等各個電路模塊的設計與實現(xiàn)。
　　

4、論文構建了具有HARNESS結構的仿真測試平臺，利用NC-VERILOG工具，結合SDH網(wǎng)絡分析儀接收端電路，對發(fā)送端電路進行聯(lián)合RTL仿真。對各種TEST_CASE進行遍歷仿真，修改仿真過程中發(fā)現(xiàn)的錯誤和不足，反復仿真和修改直到功能正確。
　　 論文最后將經(jīng)過仿真驗證的發(fā)送端電路RTL設計進行FPGA實現(xiàn)?；诤献鞣教峁┑腟DH網(wǎng)絡分析儀硬件系統(tǒng)平臺，將FPGA上板進行板級驗證與調試，完成與外圍電路的配合、與其它公司SDH儀表