基于軟件無(wú)線(xiàn)電技術(shù)的高速通信平臺(tái).pdf

1、隨著無(wú)線(xiàn)電通信的廣泛應(yīng)用與飛速發(fā)展，只針對(duì)特定調(diào)制制式和帶寬的單一型傳統(tǒng)通信電臺(tái)的應(yīng)用范圍已非常有限，不能適應(yīng)目前多調(diào)制、多服務(wù)的通信系統(tǒng)。軟件無(wú)線(xiàn)電擺脫了硬件體系結(jié)構(gòu)的束縛，成為解決不同通信體制之間互操作問(wèn)題和開(kāi)展多種通信業(yè)務(wù)的最佳途徑，具有巨大的商業(yè)和軍用價(jià)值，被喻為無(wú)線(xiàn)電通信領(lǐng)域一次新的技術(shù)革命。 本文首先介紹了軟件無(wú)線(xiàn)電的發(fā)展現(xiàn)狀和前景，及其中幾項(xiàng)關(guān)鍵技術(shù)，提出了本次設(shè)計(jì)的目標(biāo)：完成一個(gè)高速通信平臺(tái)的設(shè)計(jì)。之后，本文簡(jiǎn)單

2、介紹了目前總線(xiàn)的發(fā)展趨勢(shì)，以及構(gòu)成高速串行總線(xiàn)的基本器件串化解串器的原理與分類(lèi)。 高速通信平臺(tái)的基本構(gòu)成，是以可編程邏輯器件FPGA為核心，控制外圍的A/D、D/A轉(zhuǎn)換器和串化解串器。其硬件設(shè)計(jì)分為串化解串器接口設(shè)計(jì)，A/D前端模擬通道設(shè)計(jì)，D/A中頻模擬信號(hào)輸出設(shè)計(jì)和FPGA數(shù)字信號(hào)傳輸及外圍電路設(shè)計(jì)。本文重點(diǎn)介紹了A/D和D/A芯片的外圍電路連接及其配套電路的功能和硬件連接，對(duì)串化解串器的接口電路也做了詳細(xì)闡述，對(duì)高速通信平

3、臺(tái)的PCB設(shè)計(jì)也有詳細(xì)說(shuō)明。 高速串行通信網(wǎng)絡(luò)的構(gòu)建也是本文的一個(gè)重點(diǎn)。本文在分析了軟件無(wú)線(xiàn)電技術(shù)對(duì)信號(hào)處理方式的改進(jìn)后，給出了一個(gè)基于串化解串器的點(diǎn)對(duì)點(diǎn)通信網(wǎng)絡(luò)的實(shí)現(xiàn)方法。同時(shí)，也詳細(xì)介紹了該網(wǎng)絡(luò)的擴(kuò)展方法。 FPGA內(nèi)部程序構(gòu)成是本文的軟件設(shè)計(jì)部分。FPGA內(nèi)部采取分模塊設(shè)計(jì)的方式，各模塊間既有聯(lián)系又相互獨(dú)立，提高了設(shè)計(jì)的便利性和程序的可閱讀性。本次的程序設(shè)計(jì)主要分為A/D與串化解串器接口模塊、D/A接口模塊和一個(gè)

4、單獨(dú)的增益控制模塊，說(shuō)明了A/D采樣數(shù)據(jù)并發(fā)送及D/A接收數(shù)據(jù)并調(diào)制的全過(guò)程，實(shí)現(xiàn)了自動(dòng)增益控制功能。 本文最后介紹了硬件調(diào)試和FPGA程序驗(yàn)證結(jié)果。詳細(xì)說(shuō)明了以Modelsim為平臺(tái)的前端功能仿真和后端時(shí)序仿真，以ChipScope Pro II為平臺(tái)，程序下載到FPGA中進(jìn)行的實(shí)時(shí)驗(yàn)證，以及用頻譜分析儀等工具完成對(duì)輸出結(jié)果的人工檢測(cè)。結(jié)果表明整個(gè)高速通信平臺(tái)基本達(dá)到了系統(tǒng)設(shè)計(jì)中所要求的性能指標(biāo)，證明了整個(gè)系統(tǒng)設(shè)計(jì)的正確性和合