高速移動(dòng)環(huán)境下OFDM接收機(jī)關(guān)鍵技術(shù)研究與FPGA實(shí)現(xiàn).pdf

1、正交頻分復(fù)用技術(shù)（OFDM）具有頻譜利用率高、抗多徑衰落、信道均衡簡(jiǎn)單、便于硬件實(shí)現(xiàn)等優(yōu)點(diǎn)，使其成為B3G和4G的核心技術(shù)，已在無(wú)線(xiàn)通信領(lǐng)域得到廣泛應(yīng)用，尤其在大數(shù)據(jù)業(yè)務(wù)的突發(fā)傳輸系統(tǒng)中。但是多徑的存在會(huì)造成信號(hào)頻率選擇性衰落；Doppler頻偏的存在會(huì)造成信號(hào)時(shí)域選擇性衰落，破壞子載波在頻域上的正交性。
　　同時(shí)，相對(duì)于單載波通信系統(tǒng)，OFDM系統(tǒng)對(duì)同步誤差和信道估計(jì)誤差比較敏感。針對(duì)這些問(wèn)題，本文主要對(duì)OFDM接收機(jī)中的幀同步

2、、ICI分析與補(bǔ)償和信道估計(jì)與均衡等進(jìn)行了研究。
　　首先，論文對(duì)突發(fā)模式下 OFDM接收機(jī)的突發(fā)幀捕獲算法進(jìn)行了研究。在分析了傳統(tǒng)SC算法優(yōu)劣的基礎(chǔ)上，對(duì)算法進(jìn)行了改進(jìn)并仿真，仿真結(jié)果表明改進(jìn)型SC算法的穩(wěn)定性要優(yōu)于傳統(tǒng)SC算法，但是仍不能實(shí)現(xiàn)精同步，同步點(diǎn)落于CP內(nèi)。為此，本文根據(jù)PN序列的相關(guān)性，提出了基于時(shí)域PN序列的SC算法并進(jìn)行了仿真，仿真結(jié)果表明，實(shí)現(xiàn)了精同步。但是，該算法在硬件實(shí)現(xiàn)上需要消耗大量的乘法器資源，對(duì)于F

3、PGA實(shí)現(xiàn)來(lái)說(shuō)是不可取的。而改進(jìn)型SC算法在硬件實(shí)現(xiàn)上借助RAM資源，節(jié)省了乘法器，通過(guò)FPGA仿真實(shí)現(xiàn)了突發(fā)幀的捕獲。
　　其次，論文分析并仿真了在多徑Rayleigh信道下，由 Doppler頻移產(chǎn)生的ICI對(duì)系統(tǒng)信噪比的影響，在此基礎(chǔ)上，分析比較了兩種基于ICI自消除（ICI SC）的調(diào)制方法。在Matlab平臺(tái)下，對(duì)ICI自消除調(diào)制與標(biāo)準(zhǔn)OFDM調(diào)制算法進(jìn)行了仿真比較。
　　接著，論文分析了基于梳狀導(dǎo)頻的LS和MMS

4、E信道估計(jì)算法。對(duì)線(xiàn)性?xún)?nèi)插和二階多項(xiàng)式內(nèi)插算法進(jìn)行了理論分析和仿真比較，結(jié)果表明在采用 ICI自消除調(diào)制的OFDM系統(tǒng)中，采用基于LS的線(xiàn)性?xún)?nèi)插算法在15dB信噪比條件下，能夠?qū)崿F(xiàn)很低誤碼傳輸。
　　最后，在Quartus II平臺(tái)下，采用VerilogHDL語(yǔ)言，對(duì)基于改進(jìn)型SC算法、ICI自消除調(diào)制方案和基于梳妝導(dǎo)頻的LS信道估計(jì)算法的OFDM接收機(jī)在FPGA上進(jìn)行了編程實(shí)現(xiàn)，在ModelSim平臺(tái)下驗(yàn)證了其結(jié)果的正確性，并進(jìn)