GPIB接口總線控制芯片的研究與設(shè)計(jì).pdf

1、GPIB(通用接口總線，General Purpose Interface Bus)是由IEEE 協(xié)會(huì)(Institute ofElectrical and Electronic Engineers)規(guī)定的一種ANSI/IEEE-488 標(biāo)準(zhǔn)。
　　 GPIB為PC機(jī)與可編程儀器之間的連接系統(tǒng)定義了電氣、機(jī)械、功能和軟件特性。在自動(dòng)測(cè)試領(lǐng)域中，GPIB通用接口是測(cè)試儀器常用的接口方式，具有一定的優(yōu)勢(shì)。
　　 通過(guò)GPIB

2、組建自動(dòng)測(cè)試系統(tǒng)方便且費(fèi)用低廉。而GPIB控制芯片是自動(dòng)測(cè)試系統(tǒng)中的關(guān)鍵芯片。目前，此類(lèi)芯片只有國(guó)外少數(shù)公司生產(chǎn)，不僅價(jià)格昂貴，而且購(gòu)買(mǎi)不便。因此，GPIB接口芯片的國(guó)產(chǎn)化、自主化對(duì)我國(guó)的自動(dòng)測(cè)試產(chǎn)業(yè)具有重大的意義。
　　 本文通過(guò)對(duì)IEEE-488協(xié)議的理解與裁減，定義了一款包含具有講者，聽(tīng)者，控者三個(gè)功能的GPIB接口控制規(guī)范。采用標(biāo)準(zhǔn)數(shù)字IC設(shè)計(jì)流程，對(duì)協(xié)議狀態(tài)機(jī)化簡(jiǎn)后，進(jìn)行了RTL級(jí)的Verilog編碼設(shè)計(jì)，基于FPGA

3、進(jìn)行了原型驗(yàn)證。根據(jù)需要，對(duì)芯片的內(nèi)部進(jìn)行了時(shí)鐘門(mén)控處理來(lái)降低功耗。采用芯片引腳復(fù)用和JTAG測(cè)試原理，對(duì)芯片內(nèi)部增加了測(cè)試電路，方便了內(nèi)部狀態(tài)的測(cè)試，實(shí)現(xiàn)了可測(cè)試性設(shè)計(jì)。該芯片的工作時(shí)鐘頻率為8MHz，通過(guò)Synopsys的工具DC對(duì)源代碼進(jìn)行了綜合；使用PT對(duì)設(shè)計(jì)進(jìn)行了靜態(tài)時(shí)序分析；采用Cadence公司的Silicon Ensemble對(duì)綜合后的網(wǎng)表進(jìn)行了版圖設(shè)計(jì)，對(duì)芯片內(nèi)部的電源網(wǎng)絡(luò)和時(shí)鐘樹(shù)做了特殊處理，在國(guó)外的某5V 0.5μ