基于FMC接口的數(shù)據(jù)采集系統(tǒng)的硬件設計.pdf

1、在集成電路技術飛速發(fā)展的今天，數(shù)字系統(tǒng)工作頻率變得越來越高，同時，集成測試技術發(fā)展也使得測試系統(tǒng)結(jié)構(gòu)也變得越來越復雜。在測試系統(tǒng)的硬件設計中，以下兩個問題逐漸受到人們的關注，并逐漸成為高速測試系統(tǒng)設計的一個發(fā)展趨勢。其一，在物理外形尺寸受約束的總線型測試系統(tǒng)中，如何將系統(tǒng)硬件電路分化為具有獨立功能的模塊，讓系統(tǒng)能夠依靠不同功能模塊組合集成來滿足用戶的不停的測試需求？其二，如何避免高速系統(tǒng)中噪聲干擾，使系統(tǒng)獲得優(yōu)質(zhì)的信號質(zhì)量，保證系統(tǒng)良好

2、的工作性能？本論文圍繞一種數(shù)據(jù)采集系統(tǒng)的硬件設計，針對上述問題進行了研究。
　　首先針對模塊化問題，本文選用了一種基于FPGA可重配置結(jié)構(gòu)的全新的接口標準FMC/VITA57。利用該接口豐富的信號引腳實現(xiàn)采集電路與FPGA信號連接。同時利用接口可插拔的特點，將采樣電路與FPGA外部I/O電路分割開，成功實現(xiàn)了系統(tǒng)模塊化及可重構(gòu)特性。然后論文對采集系統(tǒng)整體結(jié)構(gòu)進行分析，從功能分類的角度出發(fā)，將系統(tǒng)分為幾個主要模塊，同時闡述了每個模塊

3、的工作原理與流程。結(jié)合系統(tǒng)的設計指標，詳細介紹了每個模塊硬件電路的設計過程，還針對各個模塊的關鍵電路設計都做出了細致地分析解釋。最后針對高密度、小型化設計中的信號質(zhì)量問題，在板級設計的過程中加入了信號完整性分析，對系統(tǒng)高速電路的PCB設計進行了詳細分析。利用信號完整性分析軟件Hyperlynx和系統(tǒng)選用器件的IBIS模型，對設計電路加以仿真，以仿真結(jié)果指導板級設計方案，保證實際系統(tǒng)的信號完整性。
　　論文采用FMC/VITA57標