符合ISO-IEC 18000-6 Type C標準的RFID讀寫器協(xié)議處理模塊設計.pdf_第1頁
已閱讀1頁，還剩81頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、射頻識別技術(RFID)是一種標簽和讀寫器之間不用接觸就可完成識別的新型物體識別方法，具有極高的保密性，識別工作無須人工干預，操作快捷方便，可工作于各種惡劣環(huán)境。因此它的應用場合更加廣泛，主要有商品零售、商品防偽、交通運輸、物流倉儲、安全管理、醫(yī)療衛(wèi)生、圖書檔案和國防軍事等。
　　 本文根據(jù)ISO/IEC18000-6 TypeC標準規(guī)定的讀寫器與標簽之間的物理接口、協(xié)議和命令，設計并實現(xiàn)了基于FPGA的RFID讀寫器的協(xié)議處理

2、模塊。本模塊經(jīng)過modelsim的仿真，被證明所設計的模塊可以完成命令的編解碼，防沖突算法，根據(jù)協(xié)議規(guī)定的過程決定命令的發(fā)送順序等完整的協(xié)議處理過程。本模塊支持協(xié)議規(guī)定的主要命令，支持協(xié)議規(guī)定的所有編碼方式，支持固定Q值防沖突算法和Q值可變的防沖突算法。本模塊用QuartusⅡ進行了綜合和實現(xiàn)。該模塊具有速度快，可靠性高，接口簡單，容易移植的特點，對實際讀寫器的設計有一定的參考意義。
　　 在本設計中，因為分頻所得時鐘沒有直接接

3、入寄存器的時鐘輸入端，而是將分頻時鐘的上升沿作為寄存器的使能信號使得整個電路能夠使用單一的同步時鐘，所以工作時鐘頻率得到了很大提高，靜態(tài)時序分析表明該模塊的時鐘頻率可達70mHz。另外，該方法還可以大大降低保持時間違例的可能性。
　　 本文主要是對基于FPGA的符合ISO/IEC18000-6 TypeC標準的RFID讀寫器協(xié)議處理模塊的設計進行介紹。重點介紹了RFID讀寫器協(xié)議處理模塊的整體框架，介紹了運用verilog語言對

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論