基于IEEE1394的LVDS發(fā)送器硬核設(shè)計(jì).pdf

1、本文主要研究了LVDS發(fā)送器的設(shè)計(jì),該研究課題具有一定的開拓性和創(chuàng)新性,有著一定的科研價(jià)值并具有廣闊的市場(chǎng)前景.本課題的目的是要完成IEEE1394物理層傳輸部分LVDS發(fā)送器的設(shè)計(jì),傳輸速率要達(dá)到500MHz,可做為硬核使用.本文深入研究了LVDS發(fā)送器(Transmitter)的工作原理,并根據(jù)不同的實(shí)現(xiàn)方式把LVDS發(fā)送器劃分為L(zhǎng)VDS驅(qū)動(dòng)器和并串轉(zhuǎn)換電路兩個(gè)模塊,整個(gè)發(fā)送器為一個(gè)數(shù)模混合電路.LVDS驅(qū)動(dòng)器是模擬電路,為整個(gè)設(shè)計(jì)

2、的核心部分.文中對(duì)該部分的電路設(shè)計(jì)進(jìn)行了深入的研究,在具體電路設(shè)計(jì)中提出了采用閉環(huán)反饋控制電路來保證差模輸出電壓符合LVDS標(biāo)準(zhǔn);提出用一個(gè)比較器控制電路來對(duì)其共模輸出電壓進(jìn)行控制的方案.文中詳細(xì)分析了其中的運(yùn)算放大器和偏置電路等子電路的實(shí)現(xiàn)過程,并在Hspice中進(jìn)行了仿真和分析.其中運(yùn)放部分采用了二級(jí)CMOS運(yùn)算放大器電路結(jié)構(gòu);偏置電路部分采用了一種CMOS工藝的新型專用基準(zhǔn)電壓電路.從Hspice的仿真結(jié)果得出本文所設(shè)計(jì)的LVDS

3、驅(qū)動(dòng)器速度可以達(dá)到500MHz,各項(xiàng)性能指標(biāo)均符合標(biāo)準(zhǔn)要求.并串轉(zhuǎn)換電路為數(shù)字電路,該電路采用了自頂向下的設(shè)計(jì)方法.首先對(duì)其功能進(jìn)行了分析,然后用硬件描述語言VHDL進(jìn)行了RTL級(jí)描述,給出了用EDA工具Active HDL對(duì)電路進(jìn)行驗(yàn)證的結(jié)果,最后在Cadence的Ambit中進(jìn)行了邏輯綜合.最后本文對(duì)LVDS驅(qū)動(dòng)器版圖設(shè)計(jì)部分進(jìn)行了深入的討論.結(jié)合具體電路從寄生電容、差分對(duì)管、電阻、電容、襯底噪聲、閂鎖效應(yīng)六個(gè)方面對(duì)版圖設(shè)計(jì)中應(yīng)注意