基于冗余抑制技術(shù)的低功耗電路研究.pdf

1、數(shù)字系統(tǒng)的功耗在迅速增加,低功耗設(shè)計(jì)正成為數(shù)字系統(tǒng)設(shè)計(jì)中的重要方面,冗余抑制技術(shù)則是一種低功耗結(jié)構(gòu)邏輯設(shè)計(jì)的有效方法.論文針對主流CMOS工藝,詳細(xì)討論了冗余抑制原理以及相應(yīng)的冗余抑制技術(shù).首先對數(shù)字系統(tǒng)中冗余現(xiàn)象的普遍性進(jìn)行分析,研究了實(shí)施冗余抑制功能的各種基本結(jié)構(gòu),并進(jìn)行了抑制作用的時(shí)間分析與抑制效率的討論,這些均為在電路的低功耗設(shè)計(jì)中有效地應(yīng)用冗余抑制技術(shù)而提供了研究基礎(chǔ).其次分析部分組合邏輯電路中存在著的固有優(yōu)先權(quán)以及由此引入的

2、冗余現(xiàn)象對電路功耗特性的影響,提出了抑制冗余的低功耗數(shù)值比較器與優(yōu)先編碼器設(shè)計(jì).為了消除時(shí)鐘信號冗余跳變,提出基于門級以及開關(guān)級的雙邊沿觸發(fā)器邏輯設(shè)計(jì).以時(shí)鐘信號競爭冒險(xiǎn)產(chǎn)生窄時(shí)鐘脈沖控制單閂鎖存貯器,獲得一種新穎的單閂鎖觸發(fā)器結(jié)構(gòu).為抑制時(shí)序電路中的冗余及由此而產(chǎn)生的額外能耗,重點(diǎn)對門控時(shí)鐘技術(shù)進(jìn)行了研究.在已有門控時(shí)鐘的基礎(chǔ)上分別發(fā)展了門控上升邊沿以及下降邊沿觸發(fā)的觸發(fā)器門控時(shí)鐘.在此基礎(chǔ)上,提出了應(yīng)用T型觸發(fā)器進(jìn)行時(shí)序電路設(shè)計(jì)的新