基于FPGA的可穿戴計(jì)算機(jī)的處理器設(shè)計(jì).pdf

1、隨著現(xiàn)代科學(xué)技術(shù)的的高速發(fā)展，可穿戴計(jì)算機(jī)已經(jīng)成為了現(xiàn)代計(jì)算機(jī)的一個(gè)重要的發(fā)展方向?？纱┐饔?jì)算機(jī)具有微型化、可穿戴性、可移動(dòng)性等特點(diǎn)，在工業(yè)、軍事、醫(yī)療監(jiān)護(hù)等領(lǐng)域具有廣闊的應(yīng)用前景。所以，高性能低功耗嵌入式處理器為核心的可穿戴計(jì)算機(jī)的設(shè)計(jì)和研究就顯得非常有意義。
　　 本文整個(gè)設(shè)計(jì)從總體結(jié)構(gòu)到局部功能的實(shí)現(xiàn)是基于現(xiàn)代EDA技術(shù)，在FPGA上使用VHDL硬件描述語(yǔ)言，采用自頂向下的設(shè)計(jì)方法和模塊化設(shè)計(jì)思想設(shè)計(jì)出了采用RISC五級(jí)流

2、水線(xiàn)處理器。在研究和設(shè)計(jì)過(guò)程中主要做了以下工作：
　　 1.根據(jù)可穿戴計(jì)算機(jī)的低功耗、高移動(dòng)性和微型性的特點(diǎn)通過(guò)研究和比較常用嵌入式處理器，最后決定設(shè)計(jì)一款基于FPGA的穿戴計(jì)算機(jī)系統(tǒng)處理器。這是一種兼得CPU的通用靈活與ASIC的高效廉價(jià)優(yōu)點(diǎn)的技術(shù)方案。
　　 2.根據(jù)可穿戴計(jì)算機(jī)所要實(shí)現(xiàn)的如數(shù)據(jù)采集、通信等基本功能以及通過(guò)比較和研究RISC和CISC指令系統(tǒng)，最后為其量身打造合身的RISC指令系統(tǒng)。
　　 3