基于VHDL語言的全同步數(shù)字頻率計的設(shè)計與研究.pdf

1、頻率信號具有較強的抗干擾能力,傳輸起來比較容易,與其他信號相比可以獲得較高的測量精度。因此,在電子測量領(lǐng)域中,頻率是一個基本而又非常重要的參數(shù),頻率測量也成為最重要的測量之一。隨著電子測量技術(shù)的發(fā)展,越來越多的高頻或超高頻信號器件被廣泛應(yīng)用于生產(chǎn)生活中,原有的頻率計己不能滿足測量的需求,這就要求我們研究精度更高、速度更快的頻率測量方法。
　　 EDA技術(shù)的發(fā)展和FPGA等大規(guī)模可編程邏輯器件的廣泛應(yīng)用,使設(shè)計者利用硬件描述語言(

2、HardwareDescriptionLanguage)和EDA軟件就可以對系統(tǒng)硬件的功能進(jìn)行設(shè)計和重構(gòu),使硬件設(shè)計軟件化,可以像軟件編程一樣方便快捷。這改變了傳統(tǒng)的電子設(shè)計方法,也改變了頻率計的傳統(tǒng)設(shè)計方法。
　　 本文詳細(xì)闡述了幾種常用的測頻方法的原理和誤差。在多周期同步測頻法中由于被測信號和實際閘門信號同步,因此消除了被測信號±1個字的計數(shù)誤差,但基準(zhǔn)頻率信號±1個字的計數(shù)誤差仍然存在。在全同步測頻法中實現(xiàn)了被測信號、基準(zhǔn)

3、頻率信號和實際閘門信號的全同步,徹底消除了±1個字的計數(shù)誤差。全同步的實現(xiàn)方法是實際閘門信號的開啟與關(guān)閉由檢測到的被測信號和基準(zhǔn)頻率信號的相位同步脈沖控制,當(dāng)相位同步時計數(shù)開始,相位再次同步時計數(shù)停止。本頻率計采用的是全同步數(shù)字測頻法并在FPGA可編程邏輯器件上進(jìn)行設(shè)計實現(xiàn)。先根據(jù)測頻原理框圖給出了總體設(shè)計方案,然后依據(jù)自上而下的設(shè)計方法,將頻率計的核心即測頻部分按照實現(xiàn)功能的不同劃分為多個模塊,并給出了每一個模塊的詳細(xì)設(shè)計方法,并在Q