FMC模塊集成測試載板硬件及波形發(fā)生邏輯設(shè)計.pdf

1、作為通訊、現(xiàn)代測試和雷達等系列電子系統(tǒng)基礎(chǔ)的高速信號采集和生成技術(shù)，向著更高速度和更大帶寬的方向發(fā)展，系統(tǒng)架構(gòu)從傳統(tǒng)的整機式平臺逐漸向功能模塊化方向轉(zhuǎn)變，以提高系統(tǒng)的可重構(gòu)性、可復用性和功能多樣性。以模塊化設(shè)計為基礎(chǔ)的高速信號采集和生成技術(shù)一直以來都是國內(nèi)外學者的研究熱點。
　　論文基于FMC（FPGA Mezzanine Card）標準接口技術(shù)，設(shè)計了一種能兼容多款FMC高速信號采集模塊和波形輸出模塊的集成測試載板硬件，邏輯設(shè)計

2、工作包括載板的CPCI接口邏輯及波形發(fā)生邏輯設(shè)計，載板具有采樣數(shù)據(jù)實時存儲、數(shù)據(jù)處理、傳輸控制和波形發(fā)生等功能。
　　文中首先全面闡述了FMC模塊集成測試載板的需求與方案設(shè)計。在模塊功能劃分的基礎(chǔ)上，詳細討論了器件選型、功能模塊電路設(shè)計、載板電路疊層與阻抗設(shè)計及電源設(shè)計，在板級設(shè)計中，利用仿真軟件Hyperlynx對載板中高速信號的反射和串擾問題進行了仿真分析；然后在邏輯設(shè)計方面，介紹了載板總線接口的設(shè)計，通過CPCI總線接口邏輯

3、實現(xiàn)與上位機命令與數(shù)據(jù)的交互，以突發(fā)傳輸模式的設(shè)計方式，實現(xiàn)大吞吐量、高速率的數(shù)據(jù)流上傳顯示，以及輸出波形數(shù)據(jù)的下發(fā)；最后，重點對高速信號的波形發(fā)生邏輯設(shè)計展開了探討，波形發(fā)生以Virtex-5芯片和FMC波形輸出模塊為平臺，采用直接數(shù)字頻率合成（DDS）技術(shù)實現(xiàn)了任意波形的發(fā)生和采集數(shù)據(jù)的重放，并進一步采用數(shù)字上變頻（DUC）技術(shù)實現(xiàn)了基帶信號的數(shù)據(jù)流合成。
　　論文通過對高速時鐘、采樣數(shù)據(jù)、CPCI接口及波形發(fā)生邏輯的測試，驗