JPEG2000核心編碼C語言實(shí)現(xiàn)及圖像驗(yàn)證系統(tǒng)設(shè)計(jì).pdf

1、JPEG2000是由ISO/ITU-T制定的新一代的靜止圖像壓縮標(biāo)準(zhǔn)。與JPEG不同,JPEG2000基于離散小波變換,采用嵌入式編碼技術(shù)(EBCOT),生成的碼流有較強(qiáng)的截?cái)嗪蛢?yōu)化功能,壓縮效果優(yōu)于JPEG,因而成為當(dāng)前靜止圖像編碼領(lǐng)域研究的熱點(diǎn)。本文首先介紹了JPEG2000圖像編碼標(biāo)準(zhǔn),闡述了JPEG2000標(biāo)準(zhǔn)的優(yōu)越性,對(duì)JPEG2000標(biāo)準(zhǔn)中第一部分的核心編碼系統(tǒng)進(jìn)行了分析,并完成了核心編碼系統(tǒng)中小波變換、位平面編碼及算術(shù)編碼

2、的C語言程序。為了對(duì)JPEG2000的核心編碼進(jìn)行FPGA驗(yàn)證,本文詳細(xì)設(shè)計(jì)了JPEG2000圖像驗(yàn)證系統(tǒng)的硬件結(jié)構(gòu),搭建了適用于JPEG2000 FPGA實(shí)現(xiàn)的硬件驗(yàn)證平臺(tái),繪制了硬件驗(yàn)證平臺(tái)的電路原理圖和PCB,并完成了單板的焊接和調(diào)試。最后,本文對(duì)搭建的JPEG2000 FPGA硬件驗(yàn)證平臺(tái)進(jìn)行了測(cè)試。利用FPGA采集并口電腦眼的圖像并存儲(chǔ)到SRAM中,然后通過UART接口將圖像傳送到PC機(jī),PC機(jī)中的串口接收程序把采集的圖像顯示

3、出來。編寫了圖像采集模塊和UART接口模塊的Verilog HDL代碼,通過了仿真和邏輯綜合,并下載到FPGA芯片中,成功地實(shí)現(xiàn)了系統(tǒng)的聯(lián)機(jī)調(diào)試。本文完成的JPEG2000核心編碼系統(tǒng)的C語言實(shí)現(xiàn)為最終進(jìn)行軟硬件協(xié)同實(shí)現(xiàn)JPEG2000原型驗(yàn)證提供了前提。本論文搭建的FPGA開發(fā)平臺(tái)為JPEG2000核心編碼的FPGA實(shí)現(xiàn)提供了硬件環(huán)境,該圖像驗(yàn)證平臺(tái)不僅可以用于JPEG2000圖像編碼的FPGA驗(yàn)證系統(tǒng)中,也可作為一個(gè)多媒體數(shù)據(jù)處理的