多通道數(shù)字化接收機(jī)設(shè)計(jì).pdf

1、從軟件無線電思想發(fā)展而來的“軟件雷達(dá)”已經(jīng)成為雷達(dá)接收機(jī)設(shè)計(jì)的指導(dǎo)思想，即在硬件方面構(gòu)建通用的平臺(tái)，而在軟件方面實(shí)現(xiàn)系統(tǒng)的重構(gòu)和擴(kuò)展。同時(shí)，雷達(dá)接收機(jī)普遍具有極強(qiáng)的信號(hào)處理能力和數(shù)據(jù)傳輸能力，滿足了雷達(dá)信號(hào)處理實(shí)時(shí)性的要求。
　　本文致力于設(shè)計(jì)具有8路模擬通道處理能力的多通道數(shù)字化接收機(jī)。
　　接收機(jī)系統(tǒng)設(shè)計(jì)在研究國(guó)內(nèi)外成熟的產(chǎn)品的基礎(chǔ)上，采用典型的“漏斗形”架構(gòu)，使用FPGA+DSP的多處理器并行處理結(jié)構(gòu)。結(jié)合接收機(jī)的指標(biāo)

2、要求，給出了關(guān)鍵芯片的選型依據(jù)，并詳細(xì)的論述了接收機(jī)硬件電路的設(shè)計(jì)過程。
　　文中給出了多通道接收機(jī)的原理圖設(shè)計(jì)，系統(tǒng)中Virtex-6 FPGA和TS201處理器采用共享總線接口和鏈路口互連方式，擁有128MB容量的SDRAM存儲(chǔ)器，并包含以太網(wǎng)、光纖通信、鏈路口等高速通信接口。
　　在原理圖設(shè)計(jì)的基礎(chǔ)上，完成高速PCB板的疊層設(shè)計(jì)、布局布線。并利用Cadence公司的信號(hào)完整性工具完成關(guān)鍵信號(hào)的信號(hào)完整性仿真和約束規(guī)則生