高速路由器硬件架構(gòu)和網(wǎng)絡(luò)接口設(shè)計.pdf

1、隨著因特網(wǎng)從20世紀90年代初期開始快速增長，人們對整個網(wǎng) 絡(luò)的傳輸帶寬和交換性能要求越來越高。在傳輸方面，由于光器件技 術(shù)的突破產(chǎn)生了DWDM等技術(shù)，使得長途鏈路的帶寬有了質(zhì)的提高，商用化的光接口鏈路速度現(xiàn)在已經(jīng)達到OC-192即10Gbps；而在交換方面，作為網(wǎng)絡(luò)互聯(lián)最主要設(shè)備的路由器卻逐漸成為瓶頸之一，因為 傳統(tǒng)的路由器采用了單CPU、共享總線的硬件架構(gòu)，在性能上存在 著諸多瓶頸，使得在對IP分組進

2、行轉(zhuǎn)發(fā)時無法滿足高速鏈路的線速 轉(zhuǎn)發(fā)要求，因而在吞吐率、丟包率以及時延方面的性能表現(xiàn)難以保證 服務(wù)質(zhì)量。 需要對高速路由器的硬件架構(gòu)進行重新設(shè)計，才能不斷滿足鏈路 帶寬提升之后進行線速處理的要求，并給予用戶以滿意的服務(wù)質(zhì)量。 同時，作為路由器不可缺少的一部分，網(wǎng)絡(luò)接口部分從原來的低速廣 域網(wǎng)口到現(xiàn)在的ATM口、高速POS口，一直在經(jīng)歷著技術(shù)的革新和 速度的提高，而分布式架構(gòu)的路由

3、器也把越來越多的處理能力分布到 網(wǎng)絡(luò)接口，因而對網(wǎng)絡(luò)接口技術(shù)的研究和實踐也是我們對高速路由器 進行研究的很好的切入點。 我在論文中首先從性能瓶頸的角度分析了高速路由器硬件體系 的三代演化架構(gòu)，把Juniper公司的核心骨干網(wǎng)路由器M40的硬件架構(gòu)作為一個實例進行了分析，并把它和Cisco公司的GSRl2000路由器作比較，從而得出了我自己的高速路由器的通用硬件架構(gòu)模型，同時對今后的基于網(wǎng)絡(luò)處理器的高

4、速路由器作了展望。 然后，我著重討論了兩種主要的路由器網(wǎng)絡(luò)接口：ATM和POS，因為它們是現(xiàn)在骨干網(wǎng)路由器中普遍采用的高速接口。我主要從這兩者的成幀方式和封裝IP分組的效率上進行分析，得出了在典型因特網(wǎng)IP分組長度分布的情況下這兩種技術(shù)的封裝效率值，并對結(jié)果進行了比較。 最后，我設(shè)計和實現(xiàn)了一個高速路由器上使用的基于PCI總線的155M ATM 接口。在論文中我主要介紹了該網(wǎng)絡(luò)接口的硬件設(shè)計方案。通過實際的網(wǎng)絡(luò)調(diào)試我