干線綜合測試儀FPGA設計實現.pdf_第1頁
已閱讀1頁，還剩71頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、干線傳輸設備是每個通信系統的重要組成部分，它串接在交換機（或復接器）和信道機之間，用于完成干線信息的編解碼工作。在干線傳輸設備的生產調試、檢驗、驗收以及日常維護過程中，都需要對其功能性能進行檢測。但是，目前還沒有一個適合多種網系的測試設備可供使用，給干線傳輸設備的生產、檢驗以及網絡維護、故障定位等工作帶來不便。因而，急需研制一種能夠適應目前主要網系傳輸設備接口的測試儀。 本文的目的正是要搭建一個以FPGA+DSP為基礎的干線綜合

2、測試儀，為干線傳輸設備的生產、檢驗以及網絡維護、故障定位等工作提供幫助，對工程應用有著積極的現實意義。 論文的主要工作是測試儀FPGA部分的設計實現，包括以下幾個方面： 1、提出了設計思路：詳細分析了預期被測設備的接口種類、數據幀結構特點，最終給出了測試儀的設計結構； 2、設計實現了信碼發(fā)送：用硬件描述語言VHDL編寫程序在FPGA上實現了符合一定幀結構的發(fā)送端測試信號源； 3、設計實現了信碼接收：實現了

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論