一種遠(yuǎn)程SoC仿真驗證加速器的設(shè)計與實現(xiàn).pdf

1、片上系統(tǒng)(SoC)設(shè)計在近年得到了迅猛發(fā)展，它相對于專業(yè)集成電路(ASIC)的最大不同之處在于其系統(tǒng)特性，除了包含大量硬件模塊之外，還需要大量的軟件，如操作系統(tǒng)、驅(qū)動程序、通信協(xié)議以及各種應(yīng)用程序等，其設(shè)計復(fù)雜度遠(yuǎn)高于傳統(tǒng)的芯片。因此對其芯片的仿真也變得非常困難。隨著一些復(fù)雜的片上系統(tǒng)的出現(xiàn)，功能仿真逐漸成為制約片上系統(tǒng)開發(fā)的關(guān)鍵問題。為了提高SoC芯片的開發(fā)效率，縮短SoC上市時間，業(yè)界已經(jīng)提出了各種功能仿真技術(shù)來提高仿真效率，軟硬件

2、協(xié)同仿真技術(shù)就是其中典型的一種加速仿真技術(shù)。 本文介紹的基于網(wǎng)絡(luò)的遠(yuǎn)程SoC仿真驗證加速器，以軟硬件協(xié)同驗證技術(shù)為主要思想進(jìn)行總體設(shè)計，利用遠(yuǎn)程調(diào)試器實現(xiàn)服務(wù)器與用戶FPGA目標(biāo)板之間的互連，由ARM和FPGA構(gòu)成的調(diào)試器完成軟/硬件間的實時雙向數(shù)據(jù)傳輸和數(shù)據(jù)變換，另外由目標(biāo)FPGA上嵌入的協(xié)同仿真接口模塊與用戶待測設(shè)計(DUT)無縫整合，達(dá)到充分利用了軟件靈活、硬件工作速度快的特點。較之其他設(shè)計方案，本文所述方案著重考慮了資源

3、占用低、調(diào)試靈活以及仿真手段豐富等方面，可為系統(tǒng)設(shè)計提供超大規(guī)模的、可重用的、可靈活擴(kuò)展的系統(tǒng)硬件平臺。 本文作者的工作主要包括：理論學(xué)習(xí)、軟硬件環(huán)境通信協(xié)議的制定、硬件仿真平臺所有模塊RTL代碼的編寫與驗證、硬件系統(tǒng)的調(diào)試和軟硬件系統(tǒng)的聯(lián)合調(diào)試、參與軟件系統(tǒng)中ARM設(shè)計等。本文的主要內(nèi)容如下： 1．SoC仿真驗證加速技術(shù)的理論知識介紹。 2．SoC仿真驗證加速器的總體設(shè)計思想以及優(yōu)劣勢。 3．SoC仿真