MP3解碼器IP設計及重用性研究.pdf

1、現(xiàn)有的MP3解碼器大多基于DSP或RISC處理器，以軟件方式實現(xiàn)，功耗和成本較高且不易作為IP，集成到各種SoC應用中.該文以低功耗、可重用為目標，研究了一款Hard-wired MP3解碼器IP的設計、驗證和重用技術，從系統(tǒng)結構、實現(xiàn)及算法等方面對功耗進行了優(yōu)化，并成為一個完整的、以可綜合的Verilog代碼編寫的IP，很容易集成到各種SoC應用中.詳細分析了MP3解碼算法和解碼過程中各運算步驟之間數(shù)據(jù)依賴關系，提出了一種新的“并行和

2、流水”的系統(tǒng)結構，可將解碼器的時鐘頻率降低到10MHz以內(nèi).針對硬件實現(xiàn)的特點，提出了一些優(yōu)化方法：（1）利用Huffman解碼后，頻率線高頻部分存在一個連續(xù)為零的區(qū)域的特點，可減小反量化、立體聲處理、混疊重建和IMDCT大約1/3的計算量和存儲器的訪問次數(shù)，降低了功耗;（2）通過修改地址產(chǎn)生邏輯，按照順序重排的要求來產(chǎn)生地址，減少了存儲器的訪問功耗.（3）“Huffman解碼→反量化→立體聲處理”流水執(zhí)行，減少了對應Memory訪問次

3、數(shù)，減少了存儲器的訪問功耗.算法上利用三角函數(shù)的對稱關系，實現(xiàn)了一種新的計算方法，減少了IMDCT和子帶綜合濾波的計算復雜性，滿足了流水線的執(zhí)行需求.從RTL代碼的編寫，文檔的組織管理，可測性設計，功能驗證和接口設計等幾方面，探討了IP的重用性需求及解決方法;具體分析了VTD010MP3解碼器IP泊接口設計和驗證方法;以在移動電話中的應用為例，探討了MP3解碼器IP的重用性.該設計滿足ISO/IEC 11172-4全兼容精度，從面積和功