CMOS工藝的低電壓低噪聲放大器研究.pdf

1、隨著無線通信技術(shù)的發(fā)展，高集成、小型化和低功耗成為了無線通信的重要特征。高集成和小型化的一個(gè)重要發(fā)展方向是將所有的集成電路高度集成到單個(gè)封裝系統(tǒng)中從而減少外圍電路和元器件實(shí)現(xiàn)小型化;而高度集成的封裝系統(tǒng)，其中電能將轉(zhuǎn)化成熱能從而成為影響系統(tǒng)性能潛在風(fēng)險(xiǎn)，能耗問題成為了整個(gè)系統(tǒng)集成的關(guān)鍵問題。CMOS工藝的射頻芯片由于工藝廉價(jià)和高集成度的特點(diǎn)在封裝系統(tǒng)中占據(jù)有重要地位。對(duì)于封裝系統(tǒng)中器件而言，其功耗和其供電電壓成平方關(guān)系，故降低器件的工作

2、電壓是降低器件功耗的有效手段之一。同時(shí)，對(duì)于一些可植入式醫(yī)療器件、無線傳感器網(wǎng)絡(luò)、無線遙測(cè)網(wǎng)絡(luò)等通常采用小的電池或環(huán)境的能量來供電，在這種情況下需要保證整個(gè)器件或無線系統(tǒng)能夠在低電壓下工作。然而，對(duì)于這些系統(tǒng)中核心部分射頻前端而言，低工作電壓將導(dǎo)致系統(tǒng)的性能變差甚至無法正常工作，因此如何在低工作電壓的情況下保證電路的性能成為集成電路設(shè)計(jì)挑戰(zhàn)工作。另一方面，個(gè)人無線通信技術(shù)的發(fā)展使人們對(duì)無線傳輸?shù)乃俾屎蛶捥岢隽烁叩囊?，而傳統(tǒng)的低頻段

3、（3 GHz以下）由于日益擁擠無法滿足速率發(fā)展的要求，傳輸速率和帶寬已經(jīng)成為制約無線技術(shù)發(fā)展的關(guān)鍵問題。這種日益擁擠的低頻段頻率資源和人們對(duì)傳輸速率和帶寬要求的矛盾促進(jìn)了無線通信載波頻率正在向更高頻率發(fā)展。
　　本文的研究工作主要針對(duì)封裝系統(tǒng)中CMOS工藝射頻電路的低電壓和高頻電路設(shè)計(jì)這兩個(gè)方面來進(jìn)行的。首先，第二章研究了cascode低噪聲放大器的低電壓低功耗技術(shù)。Cascode結(jié)構(gòu)由于具有良好的反向隔離在低噪聲放大器中得到了廣

4、泛的應(yīng)用，但是由于cascode結(jié)構(gòu)MOS管的排列特點(diǎn)，該結(jié)構(gòu)難以實(shí)現(xiàn)低電壓下工作;同時(shí)，其工作電流和射頻性能密切相關(guān)，工作電流的降低將導(dǎo)致其性能變差。為克服cascode結(jié)構(gòu)的這些缺點(diǎn)，文中通過采用直流電流分離和正向體偏置技術(shù)來實(shí)現(xiàn)工作電壓降低和工作電流減少，進(jìn)而實(shí)現(xiàn)總功耗降低。文中詳細(xì)研究了這種低電壓電路結(jié)構(gòu)的電路設(shè)計(jì)并通過實(shí)驗(yàn)驗(yàn)證了其有效性，實(shí)驗(yàn)結(jié)果表明，本章設(shè)計(jì)的低電壓cascode放大器可以在0.5 V電壓下工作，總功耗只有傳

5、統(tǒng)cascode低噪聲放大器的30％左右，而二者射頻性能相當(dāng)。
　　對(duì)于低噪聲放大器而言，另外一種廣泛應(yīng)用的結(jié)構(gòu)是多級(jí)級(jí)聯(lián)結(jié)構(gòu)。由于多級(jí)級(jí)聯(lián)低噪聲放大器通常由多個(gè)單級(jí)放大器構(gòu)成，在本文的第三章首先分析了單級(jí)低噪聲放大器的噪聲、增益與工作頻率的關(guān)系，為后續(xù)的多級(jí)電路設(shè)計(jì)提供理論指導(dǎo)。對(duì)于單級(jí)放大器而言，其場(chǎng)效應(yīng)管的柵漏電容構(gòu)成了信號(hào)的反饋通道，該反饋將對(duì)電路的匹配和增益產(chǎn)生影響。文中理論分析了柵漏電容對(duì)單級(jí)放大器的特性影響，并將分析

6、的結(jié)論應(yīng)用到多級(jí)低噪聲放大器的分析和設(shè)計(jì)中。利用分析的結(jié)論和正向體偏置技術(shù)，文中設(shè)計(jì)了0.5VX波段低噪聲放大器來驗(yàn)證分析的結(jié)果，測(cè)試結(jié)果表明，該低電壓低噪聲放大器在射頻性能相當(dāng)?shù)臈l件下，功耗得到了大幅度降低。為進(jìn)一步降低多級(jí)放大器的功耗，文中研究了電流復(fù)用和正向體偏置混合使用技術(shù)，通過對(duì)電路分析，合理設(shè)置其工作偏置電壓能夠?qū)崿F(xiàn)功耗進(jìn)一步降低，并通過具體的應(yīng)用電路驗(yàn)證了分析、設(shè)計(jì)結(jié)果。
　　由于CMOS工藝的襯底相對(duì)與其他工藝的低

7、電阻率和低特征頻率，當(dāng)工作頻率上升到K波段時(shí)，傳統(tǒng)幾吉赫茲(GHz) CMOS電路設(shè)計(jì)方法面臨著困境，CMOS工藝高頻電路的設(shè)計(jì)是一個(gè)難點(diǎn)。文中第四章分析和研究了CMOS工藝K波段(21 GHz)低電壓低噪聲放大器的優(yōu)化偏置和提高增益的技術(shù)。通過優(yōu)化偏置電壓，避免了傳統(tǒng)高線性度偏置電壓的增益低和工作電壓范圍窄的缺點(diǎn);通過第一級(jí)電路采用弱負(fù)反饋技術(shù)實(shí)現(xiàn)在不增加功耗的前提下提高增益。實(shí)驗(yàn)結(jié)果驗(yàn)證了這些設(shè)計(jì)方法的有效性。
　　K波段高集