CMOS高速限幅放大器芯片及片內(nèi)多層螺旋電感研究.pdf

1、本文主要就深亞微米CMOS高速限幅放大器設(shè)計(jì)及硅襯底上多層螺旋電感的研究展開(kāi)討論。在第二章中，主要討論硅襯底上多層螺旋電感的建模及改進(jìn)。本文基于部分元等效電路法，同時(shí)考慮有耗硅襯底的影響以及趨膚效應(yīng)和鄰近效應(yīng)，提取出部分電感和電容矩陣參數(shù)，得到一兩端口的擴(kuò)展等效模型。該模型在一定的截止頻率以下可提供可靠的電路系統(tǒng)仿真，并可整合到更復(fù)雜的射頻電路系統(tǒng)中進(jìn)行整個(gè)系統(tǒng)的仿真和優(yōu)化。同時(shí)，本文對(duì)螺旋電感自諧振頻率的估算進(jìn)行了研究，并分析了影響

2、電感自諧振頻率的因素，在此基礎(chǔ)上提出了一些改進(jìn)方法，在保證電感量的同時(shí)提高了電感的自諧振頻率。在第三章中，提出了一種有效的利用頻率控制反饋環(huán)來(lái)展寬吉赫茲寬帶放大器帶寬的方法，并在0.18um 1P6M CMOS工藝上實(shí)現(xiàn)了一應(yīng)用于10Gb/s速率的高速限幅放大器。通過(guò)HSPICE對(duì)整個(gè)高速限幅放大器的仿真，表明調(diào)整負(fù)載電阻、反饋電阻及無(wú)源器件的幾何參數(shù)等均可以實(shí)現(xiàn)不同的增益帶寬要求。本文最后一章主要就CMOS集成電路芯片的設(shè)計(jì)流程及