AVS視頻解碼器行為級模型設(shè)計.pdf_第1頁
已閱讀1頁，還剩63頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、為了促進(jìn)我國音視頻相關(guān)產(chǎn)業(yè)的產(chǎn)業(yè)升級和發(fā)展，2002年6月國家信息產(chǎn)業(yè)部科學(xué)技術(shù)司批準(zhǔn)成立AVS工作組，負(fù)責(zé)制定我國的數(shù)字音視頻編碼標(biāo)準(zhǔn)。2006年3月AVS第二部分標(biāo)準(zhǔn)AVS-P2正式公布，它主要針對高清晰度數(shù)字電視廣播和高密度存儲媒體應(yīng)用。 System Verilog是一種系統(tǒng)級硬件設(shè)計和建模語言，它引入了面向?qū)ο蟮脑O(shè)計思想，OVM是Cadence和Mentor公司以Systemverilog為基礎(chǔ)開發(fā)的一套用于硬件建模和

2、驗證的源碼開放的方法學(xué)，它提供了一套完成的事務(wù)級建模機(jī)制。本文利用OVM完成了AVS視頻解碼器的TLM級建模，為后續(xù)的RTL級設(shè)計及驗證提供了一個參考模型。 本文主要內(nèi)容包括以下幾個方面： 1．介紹了當(dāng)前視頻壓縮標(biāo)準(zhǔn)的發(fā)展以及開發(fā)AVS視頻解碼芯片的必要性，分析了SoC設(shè)計的流程及系統(tǒng)級建模在SOC設(shè)計階段的作用。 2．對AVS視頻解碼軟件進(jìn)行運(yùn)算復(fù)雜度分析，提出了AVS視頻解碼器的軟硬件劃分以及流水線劃分方案。

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論