甚短距離光互連協(xié)議的研究及硬件實現(xiàn).pdf

1、甚短距離光互連技術(shù)以其傳輸帶寬高,損耗小等優(yōu)點成為當(dāng)前互連領(lǐng)域的一個重要發(fā)展方向。板間以及芯片間的光互連技術(shù)與傳統(tǒng)骨干網(wǎng)光傳輸技術(shù)有很大不同,決定了其互連協(xié)議的特殊性,而當(dāng)前的業(yè)界也缺乏一種專門針對板聞甚至芯片聞光互連的協(xié)議標準。本文在光互連內(nèi)存服務(wù)器的應(yīng)用背景下,對適合在短尺度光互連條件下的高速互連協(xié)議進行研究,并采用FPGA技術(shù)加以實現(xiàn)。 本文依據(jù)光互連內(nèi)存服務(wù)器的系統(tǒng)需求,將甚短距離光互連協(xié)議定位為一種點對點、串行傳輸?shù)妮p

2、量級全雙工互連協(xié)議,涵蓋了數(shù)據(jù)鏈路層和物理層。協(xié)議對上層應(yīng)用提供標準用戶接口,通過光鏈路為用戶提供高速數(shù)據(jù)傳輸服務(wù)。 基于這樣的需求定位,本文對甚短距離光互連協(xié)議的機制進行了詳盡的研究。對協(xié)議的各個要素進行選擇和優(yōu)化。這包括協(xié)議的幀格式、數(shù)據(jù)的收發(fā)過程、鏈路初始化和狀態(tài)機這幾項協(xié)議機制的核心部分,以及協(xié)議的差錯檢測處理機制和流量控制功能。 接下來本文選擇了帶有內(nèi)嵌高速串行收發(fā)器(SERDES Serialer/Deser

3、ialer)的Virtex-Ⅱ-pro芯片來實現(xiàn)協(xié)議功能。SERDES作為協(xié)議實現(xiàn)的物理層部分,引入了8B/10B編碼機制、時鐘產(chǎn)生恢復(fù)以及差分驅(qū)動接收數(shù)?；旌想娐?。數(shù)據(jù)鏈路層功能模塊采用硬件描述語言Verilog HDL實現(xiàn),同時還對多通道協(xié)議的實現(xiàn)架構(gòu)進行了詳細研究。在Modelsim軟件中建立了協(xié)議仿真環(huán)境,并設(shè)計了測試方案模塊對協(xié)議功能進行測試驗證。 然后本文選擇了SFP光模塊作為協(xié)議互連的光收發(fā)設(shè)備,通過原理圖和PCB

4、圖給出了制作了光模塊測試板卡詳細方案,并利用帶有DDR內(nèi)存陣列和Virtex-Ⅱpro芯片的內(nèi)存板卡與光模塊測試板卡組成協(xié)議測試的光鏈路硬件平臺。 為了測試光互連協(xié)議的實際工作效果,以內(nèi)存陣列訪問為實際應(yīng)用,本文設(shè)計了用光互連協(xié)議來傳輸內(nèi)存陣列訪問讀寫請求的實驗。在光鏈路硬件平臺上,光互連協(xié)議將內(nèi)存數(shù)據(jù)通過光鏈路進行高速傳輸,單路串行速率達2Gbps。實驗證明,協(xié)議能夠滿足系統(tǒng)互連需要。 最后本文還給出了硬件平臺的高速串