MPEG-2到AVS轉(zhuǎn)碼器中運動搜索與整數(shù)變換量化的FPGA實現(xiàn).pdf

1、近年來，隨著數(shù)字通信技術(shù)的快速發(fā)展，對多媒體視頻圖像信息的處理要求也越來越高。視頻圖像信息數(shù)據(jù)量大，對通信設(shè)備和信息存儲設(shè)備要求很高。為了處理視頻圖像，MPEG-2、MPEG-4、H.264等視頻編解碼標準相繼頒布，我國也在2006年出臺了具有自主知識產(chǎn)權(quán)的AVS標準。
　　 MPEG-2標準作為第一代視頻壓縮標準，在數(shù)字廣播電視領(lǐng)域得到廣泛應用，有豐富的節(jié)目資源。H.264標準和AVS標準都是第二代視頻編解碼標準，編碼效率為M

2、PEG-2的2到3倍。雖然AVS標準起源于H.264標準，但是AVS標準采用了許多新技術(shù)，有效避開了H.264的專利問題。同H.264相比，AVS標準在實現(xiàn)同等視頻壓縮性能的情況下，實現(xiàn)復雜度明顯降低。在我國的大力的推動下，AVS標準的應用前景廣闊。
　　 目前AVS標準由于頒布時間短，存在節(jié)目資源少的問題，若能將廣泛存在的MPEG-2節(jié)目源轉(zhuǎn)換為AVS節(jié)目源，將對AVS標準的推廣起到促進作用。如果采用軟件實現(xiàn)視頻標準的編解碼器

3、或者轉(zhuǎn)碼器，在實時性上難以保證，F(xiàn)PGA內(nèi)部模塊并行工作，可以很好的解決實時性問題，同時FPGA在大規(guī)模生產(chǎn)上具有成本較低的優(yōu)點。
　　 本文對MPEG-2標準和AVS標準進行深入研究，對比兩種標準的差異，提出一種轉(zhuǎn)碼策略，在傳統(tǒng)的像素域級聯(lián)轉(zhuǎn)碼器的基礎(chǔ)上，采用了一種改進的快速像素域級聯(lián)轉(zhuǎn)碼結(jié)構(gòu)實現(xiàn)轉(zhuǎn)碼，同時對部分模塊進行了硬件設(shè)計實現(xiàn)。本設(shè)計采用Verilog編程語言進行設(shè)計，Modelsim進行仿真，ISE開發(fā)環(huán)境進行綜合，

4、整個轉(zhuǎn)碼系統(tǒng)和本文設(shè)計的子模塊都在XILINX的virtex-5系列芯片上進行了驗證。實驗表明，該設(shè)計支持格式為1920×1088，30fps的高清視頻實時轉(zhuǎn)碼。
　　 在本課題的研究與實現(xiàn)過程中，所做的具體工作有以下幾個方面：
　　 (1)對MPEG-2標準和AVS標準進行深入研究，介紹兩種標準采用的關(guān)鍵技術(shù)，并對比兩種標準的差異。
　　 (2)根據(jù)MPEG-2和AVS標準的差異，對轉(zhuǎn)碼器的結(jié)構(gòu)進行整體設(shè)計，同