一款16位模數轉換器的設計.pdf

1、本論文的目標是16位逐次逼近型模數轉換器(Analog-to-Digital Converter，簡稱 ADC)芯片的前端設計和研究。隨著計算機技術、信號處理技術和微電子技術的迅速發(fā)展，不斷涌現出新的先進的電子系統(tǒng)。這些系統(tǒng)可廣泛地應用于處理連續(xù)時間信號，包括語音、聲音、醫(yī)學成像、雷達、儀器儀表、消費電器、遠程通訊等。由于數字集成電路技術的迅猛發(fā)展帶來了前所未有的高復雜信號的處理能力，所以人們希望把模擬信號轉換為數字信號來處理，最后再轉

2、換為模擬信號。在比較了各種 ADC的結構和優(yōu)缺點之后，綜合考慮到轉換速率、精度和功耗等方面的因素，本文采用逐次逼近型(successive-approximation)的結構。
　　隨著轉換精度即位數的提高，大部分基于電容的逐次逼近型 ADC都需要很大的電容，這將使得芯片面積非常巨大。另外這些大電容還將大大限制芯片的工作速度。本文所設計的帶分壓電容的電荷重新分布數-模(D/A)結構，使其中 D/A轉換器電容面積比傳統(tǒng)結果大大減少，

3、進而減輕電容占絕大部分芯片面積所帶來的困擾。本文主要包括電路設計與仿真以及版圖的實現等工作。本文側重于其中的關鍵單元如電荷重新分布D/A、低失調比較器、誤差校準電路以及最后的版圖設計和驗證等等。另外，在模擬數字混合信號單芯片實現過程中，混合電源噪聲、串擾以及電路的非理想特性，工藝偏差等等都是限制轉換器精度的關鍵因素，所以在電路設計和最后的版圖布局都對它們進行了認真考慮。文中所述結構的逐次逼近型ADC在0.6um Bi-CMOS工藝下實現

4、了單芯片設計。轉換時間為5us。整個芯片在5伏電源、200KHz時鐘頻率下的功耗為100毫瓦。較好地實現了設計目標和要求。在第2章中，介紹了ADC的原理、各種類型和性能指標，并對各種結構的ADC進行了一些比較；文章第3章提出要設計的ADC的指標，并就逐次逼近(SAR)ADC轉換器原理和電荷重新分布 ADC的工作過程進行了描述；第四章對ADC中主要的電路比較器、子DAC和誤差校準電路的設計進行了具體的介紹，并給出部分仿真結果。第五章簡要地