多級(jí)濾波器芯片物理設(shè)計(jì)方法研究與實(shí)現(xiàn).pdf

1、在深亞微米時(shí)代，隨著設(shè)計(jì)規(guī)模變大，時(shí)鐘頻率越來(lái)越高以及工藝尺寸的減小，IC物理設(shè)計(jì)面臨著諸多困難。設(shè)計(jì)規(guī)模的增大以及使用的IP核越來(lái)越多，使得設(shè)計(jì)中連線增加，則會(huì)給布圖規(guī)劃帶來(lái)很大困難。工藝尺寸的減小，互連線間的寄生參數(shù)模型越來(lái)越復(fù)雜，互連線延時(shí)在總的延時(shí)比例越來(lái)越大；時(shí)鐘頻率的提高，時(shí)序收斂性問(wèn)題則變的越來(lái)越重要，時(shí)序的優(yōu)化則成為設(shè)計(jì)的主要目標(biāo)。本文通過(guò)紅外圖像小目標(biāo)識(shí)別多級(jí)濾波器的物理設(shè)計(jì)，對(duì)芯片的布局布線，功耗分析，寄生參數(shù)提取，

2、時(shí)序優(yōu)化，時(shí)鐘樹(shù)綜合，物理驗(yàn)證等方面做了詳細(xì)的描述。首先，對(duì)當(dāng)前的布圖規(guī)劃理論及算法做了系統(tǒng)介紹，并根據(jù)芯片的實(shí)際情況對(duì)布圖規(guī)劃做調(diào)整，用時(shí)序驅(qū)動(dòng)的布圖規(guī)劃方法，得到滿足要求的布局布線方案。然后，對(duì)電路中的寄生參數(shù)進(jìn)行詳細(xì)分析，并對(duì)設(shè)計(jì)中的時(shí)鐘做時(shí)鐘樹(shù)綜合，減小了時(shí)鐘偏移，采用插入緩沖器和增加門級(jí)驅(qū)動(dòng)等方法來(lái)優(yōu)化違反時(shí)序的關(guān)鍵路徑，使時(shí)序滿足設(shè)計(jì)要求。其次，對(duì)電路的電源網(wǎng)絡(luò)設(shè)計(jì)方法進(jìn)行描述，對(duì)存在的電壓降以及電遷移情況進(jìn)行分析，并根據(jù)功