基于NoC的多核存儲(chǔ)接口設(shè)計(jì)技術(shù)研究.pdf

1、NoC具有良好的可擴(kuò)展性和并行通訊能力,解決了傳統(tǒng)總線結(jié)構(gòu)的可擴(kuò)展性差、帶寬有限、通訊效率低等問題,具有廣泛的應(yīng)用前景。但與此同時(shí),帶來一系列新的挑戰(zhàn),NoC架構(gòu)下的存儲(chǔ)問題就是其中之一。隨著NoC計(jì)算系統(tǒng)數(shù)據(jù)帶寬的增加,以及處理器處理能力的增強(qiáng),對(duì)存儲(chǔ)容量、數(shù)據(jù)帶寬以及訪問延時(shí)的要求也不斷提高,NoC架構(gòu)下的訪存帶寬和訪問延時(shí)問題成為新的關(guān)鍵問題。本文在既有基于PCC通訊機(jī)制的NoC架構(gòu)下,以基于PCC的外部訪存問題為研究對(duì)象,以面向

2、DDR2／DDR3的存儲(chǔ)器接口設(shè)計(jì)為研究載體,研究NoC架構(gòu)下訪存帶寬與訪問延遲的優(yōu)化設(shè)計(jì)問題。論文的主要工作和結(jié)果如下:
　　 1.基于NoC多核架構(gòu),給出了存儲(chǔ)器接口模塊的設(shè)計(jì)方案,在網(wǎng)絡(luò)通訊節(jié)點(diǎn)掛接DDR2／DDR3 SDRAM,用于存儲(chǔ)較大網(wǎng)絡(luò)數(shù)據(jù)包,提供多通道、高帶寬、低訪問延時(shí)來滿足系統(tǒng)的數(shù)據(jù)通訊效率要求。存儲(chǔ)器接口采用狀態(tài)機(jī)的方法實(shí)現(xiàn)數(shù)據(jù)的存取控制；提供獨(dú)立的FIFO作為緩存,完成片上網(wǎng)絡(luò)數(shù)據(jù)與DDR2／DDR3控

3、制器用戶端口數(shù)據(jù)的轉(zhuǎn)換；通過仲裁模塊分配多個(gè)通訊節(jié)點(diǎn)對(duì)存儲(chǔ)器的訪問。在功能上保證數(shù)據(jù)處理單元和存儲(chǔ)器間的高效數(shù)據(jù)交換。
　　 2.完成了NoC架構(gòu)下多通道存儲(chǔ)器接口系統(tǒng)結(jié)構(gòu)設(shè)計(jì),使用硬件語言描述完成電路設(shè)計(jì),完成了模塊級(jí)和系統(tǒng)級(jí)功能仿真,并在Virtex開發(fā)板上實(shí)現(xiàn)了FPGA原型驗(yàn)證。所設(shè)計(jì)的DDR2存儲(chǔ)器接口和DDR3存儲(chǔ)器接口的數(shù)據(jù)位寬為32位和64位,在90MHz的頻率下可以達(dá)到2.8Gbps和5.7Gbps的帶寬,并支持