ADPCM編解碼系統(tǒng)設(shè)計(jì).pdf

1、隨著大規(guī)模集成電路的快速發(fā)展，語音通信設(shè)備尤其是語音壓縮設(shè)備有了廣泛的應(yīng)用和發(fā)展。目前，大多數(shù)語音壓縮芯片都以DSP為基礎(chǔ)，由軟件編程實(shí)現(xiàn)。本文提出了一種ASIC實(shí)現(xiàn)方式的語音壓縮芯片設(shè)計(jì)方法。相對于DSP為基礎(chǔ)的設(shè)計(jì)，ASIC設(shè)計(jì)有速度快，成本低，實(shí)現(xiàn)容易的特點(diǎn)。
　　 本設(shè)計(jì)是在ITU-T G.726建議的基礎(chǔ)上，以硬件的方式實(shí)現(xiàn)了ADPCM語音信號的編解碼過程?？梢詫?shí)現(xiàn)64kb/s，32kb/s，24kb/s和16kb/s

2、的ADPCM編解碼。但只有64kb/s和32kb/s的傳輸速率才能滿足一般的長途電話質(zhì)量，所以目前ADPCM編解碼設(shè)備主要以64kb/s和32kb/s兩種速率為主。
　　 本文對ADPCM編解碼系統(tǒng)的構(gòu)成和算法原理做了仔細(xì)分析與研究，并在此基礎(chǔ)上采用自頂向下的數(shù)字系統(tǒng)設(shè)計(jì)方法，利用Verilog硬件描述語言實(shí)現(xiàn)了硬件的設(shè)計(jì)。系統(tǒng)中采用了三個通用運(yùn)算單元：高速加法器，乘法器和桶形移位寄存器，來完成算法中需要的大量運(yùn)算，并對其結(jié)構(gòu)進(jìn)