一種FPGA嵌入式塊RAM設(shè)計.pdf

1、隨著現(xiàn)場可編程門陣列（FPGA）門數(shù)的急劇增長，嵌入式存儲器成為了電路內(nèi)部不可或缺的一部分，內(nèi)嵌存儲器必須滿足幾個特性：
　　靈活性，數(shù)據(jù)位寬和深度可自行配置；
　　與FPGA電路的兼容性，滿足FPGA布線設(shè)計原則；
　　同步設(shè)計思想，這是大規(guī)模FPGA電路的必然需求；
　　可測性設(shè)計，可采用DFT或內(nèi)建自測試BIST。
　　本文將存儲器的設(shè)計與 FPGA布局思想有機結(jié)合起來，不同于一般的單片存儲器，它是一

2、種系統(tǒng)的應(yīng)用，與系統(tǒng)相兼容，文中著重介紹了以下幾點：
　　1.電路不同位寬的可配置實現(xiàn)方法；
　　2. FPGA初始化過程中對存儲器初始化的電路實現(xiàn)；
　　3.單端存儲器實現(xiàn)FIFO功能的FPGA實現(xiàn)；
　　4.內(nèi)建自測試電路的加入。
　　該電路可以配置為2K′1b，1K′2b，512′4b，256′8b四種工作模式。雖然為單端存儲器，但在該FPGA體系結(jié)構(gòu)中，可實現(xiàn)FIFO存儲器功能。為了更大化利用RAM