基于FPGA的正則表達(dá)式的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、正則表達(dá)式是一種字符串匹配模式，它能夠用簡(jiǎn)潔的結(jié)構(gòu)準(zhǔn)確地描述多目標(biāo)字符串，并以此對(duì)多目標(biāo)字符串進(jìn)行匹配。傳統(tǒng)的正則表達(dá)式匹配都是基于軟件的，但是隨著網(wǎng)絡(luò)流量的不斷增長(zhǎng)，基于軟件的正則表達(dá)式匹配在通用處理器上已經(jīng)很難完成，需要用硬件完成一部分或全部的正則表達(dá)式匹配任務(wù)。因此，本文在分析正則表達(dá)式結(jié)構(gòu)和FPGA特點(diǎn)的基礎(chǔ)上，設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的正則表達(dá)式匹配。
　　 本文結(jié)合正則表達(dá)式和有限狀態(tài)機(jī)的研究，討論了基于非確定有限狀態(tài)

2、機(jī)（NFA）實(shí)現(xiàn)正則表達(dá)式匹配的可行性，然后提出了一種分步設(shè)計(jì)流程，針對(duì)具體環(huán)境提出設(shè)計(jì)目標(biāo)，并按照設(shè)計(jì)流程進(jìn)行了詳細(xì)設(shè)計(jì)。本文將正則表達(dá)式到FPGA 邏輯的實(shí)現(xiàn)過(guò)程分解為三步，在一個(gè)入侵檢測(cè)系統(tǒng)中實(shí)現(xiàn)了正則表達(dá)式匹配。針對(duì)實(shí)現(xiàn)時(shí)占用資源較多的情況，結(jié)合FPGA和正則表達(dá)式的特點(diǎn)提出了九種有效的優(yōu)化設(shè)計(jì)方法，本文最后進(jìn)行了系統(tǒng)級(jí)和模塊級(jí)的仿真與驗(yàn)證，驗(yàn)證結(jié)果表明優(yōu)化后的設(shè)計(jì)完全達(dá)到了設(shè)計(jì)目標(biāo)規(guī)定的各項(xiàng)指標(biāo)。
　　 基于FPGA的