基于SVA的視頻信號處理芯片功能驗證.pdf

1、隨著集成電路技術的迅猛發(fā)展，片上系統芯片SoC(System on a Chip)設計能力的快速發(fā)展與成熟，芯片規(guī)模不斷擴大，功能日趨復雜，SoC的功能驗證(function verification)問題成為芯片設計中的巨大挑戰(zhàn)。在現代IC設計中，功能驗證占用了約50％～70％的設計周期，隨著設計規(guī)模的增長，這個比例還將增大。功能驗證已成為當今IC設計流程中的最大瓶頸(bottleneck)。功能驗證的主流方法是基于仿真的動態(tài)驗證。然

2、而，傳統的基于仿真的驗證方法存在著明顯的不足：驗證過程的可觀察性和可控性差，調試困難，驗證環(huán)境的可重用性很差，自動化水平低。 針對上述問題，本文論述了基于System Verilog斷言(System Verilog Assertion，SVA)的功能驗證方法，并根據SVA的特點，設計了一種層級化的驗證平臺(Testbench)，闡述了基于SVA的功能驗證的驗證流程，根據視頻信號處理芯片(Video Signal Process

3、 Chip，VSPC)的設計規(guī)范和實現規(guī)范，采用自底向上(down-top)的方法，制定了一種層級化的驗證計劃，完成了VSPC的功能驗證(限于篇幅，本文只介紹了數據存取系統和中央控制系統的驗證)。對每一個層級，根據設計規(guī)范和實現規(guī)范，開發(fā)相應的SVA檢驗器，選擇驗證案例(case)，采用受控激勵(Directed-Stimulus)和約束隨機激勵(Constraint-Random-Stimulus)相結合的激勵產生方式，結合覆蓋率驅動

4、驗證(Coverage Driven Verification，CDV)思想，利用仿真過程中SVA收集的功能覆蓋(Function Coverage)統計信息指導激勵的產生。 實踐證明，基于SVA的驗證可以將驗證環(huán)境的三要素——激勵產生、檢查機制和覆蓋率統計有機地結合在一起，使得各個要素的優(yōu)勢發(fā)揮到最大，優(yōu)化了驗證環(huán)境，改善了驗證過程的可觀察性和可控制性，簡化了調試過程，提高了驗證環(huán)境的可重用性和驗證過程的自動化水平，改善了功能