基于CMP集群的并行編程模型的研究與應(yīng)用.pdf

1、隨著對(duì)處理器主頻以及設(shè)計(jì)復(fù)雜度的進(jìn)一步要求，單核處理器作為計(jì)算和控制的核心已經(jīng)不能滿足處理器的快速發(fā)展。為了滿足復(fù)雜應(yīng)用的需求，處理器的設(shè)計(jì)引入了新的架構(gòu)——CMP(Chip on MultiProcessor)。CMP多核技術(shù)已經(jīng)成為當(dāng)今處理器的主流應(yīng)用，因此通過將CMP集群化的方式來構(gòu)建遠(yuǎn)勝于單一處理器架構(gòu)的并行系統(tǒng)的研究也得到很大的發(fā)展。CMP集群系統(tǒng)的各方面性能雖有所提高，但是適用于這種集群架構(gòu)的并行編程摸型的研究卻相對(duì)滯后，因

2、而導(dǎo)致多核架構(gòu)的性能優(yōu)勢(shì)未能充分體現(xiàn)。為了找到一種適合于多核集群系統(tǒng)的編程模型，往往要做大量試驗(yàn)，進(jìn)行對(duì)比、分析以及修正。本文針對(duì)這一問題，做了如下研究工作：
　　首先簡(jiǎn)要介紹多核技術(shù)的發(fā)展及并行編程模型的研究等基本理論知識(shí)。介紹了多核處理器硬件相關(guān)的主要實(shí)現(xiàn)技術(shù)，包括同時(shí)多線程(Simultaneous MultiThreading，SMT)、對(duì)稱多處理器(Symmetrical Multi-Processing)和片上多處理器

3、(Chip-on-MultiProcessor，CMP)，詳細(xì)介紹了CMP多核技術(shù)在體系結(jié)構(gòu)方面的知識(shí)以及CMP相對(duì)單核處理器的優(yōu)勢(shì)所在。通過實(shí)驗(yàn)驗(yàn)證單機(jī)下多核處理器的性能提升與SMP系統(tǒng)相比更具有優(yōu)勢(shì)。還介紹了幾種常見的并行編程模型的使用范圍和優(yōu)缺點(diǎn)，并通過比較選擇出最適合多核集群系統(tǒng)的模型。
　　其次以TBBMPI為主要模型詳細(xì)描述了適用于CMP集群的并行編程模型，它更加貼近于多核集群體系結(jié)構(gòu)，具有更好的性能體現(xiàn)。在這個(gè)基礎(chǔ)上

4、，重點(diǎn)研究了這個(gè)模型的實(shí)現(xiàn)機(jī)制，并行化粒度，線程數(shù)的確定，以及如何優(yōu)化編程措施等。通過試驗(yàn)進(jìn)行性能分析比較，得出在一定條件下，TBBMPI編程模型是最適合于CMP集群的選擇。
　　最后描述了一個(gè)實(shí)際的應(yīng)用問題并行壓縮算法——EZW，并詳細(xì)介紹了并行應(yīng)用實(shí)現(xiàn)的設(shè)計(jì)過程和實(shí)驗(yàn)比較，以及實(shí)驗(yàn)環(huán)境的安裝配置等。通過對(duì)結(jié)果的分析，能充分展示上述研究工作的有效性，體現(xiàn)了新型編程模型對(duì)性能的提高。
　　多核體系架構(gòu)的出現(xiàn)促成了多核集群的應(yīng)