基于CPCI的陣列信號(hào)處理機(jī)的設(shè)計(jì)及實(shí)現(xiàn).pdf

1、陣列信號(hào)處理的大運(yùn)算量和高數(shù)據(jù)吞吐量對(duì)處理單元的處理能力和輸入輸出速度是個(gè)考驗(yàn)，本課題的目的就是設(shè)計(jì)一個(gè)基于CPCI機(jī)箱的陣列信號(hào)實(shí)時(shí)處理平臺(tái)。本文的內(nèi)容是設(shè)計(jì)并實(shí)現(xiàn)該平臺(tái)中的高速信號(hào)處理板，板卡的作用是處理高速數(shù)據(jù)和給接收下一級(jí)送來的高速數(shù)據(jù)流。
　　首先，本文介紹了陣列信號(hào)處理的發(fā)展?fàn)顩r，同時(shí)對(duì)與論文相關(guān)的高速信號(hào)處理，F(xiàn)PGA和DSP、光纖傳輸技術(shù)和大容量存儲(chǔ)技術(shù)的發(fā)展過程進(jìn)行了簡(jiǎn)單介紹。
　　其次，本文就系統(tǒng)的設(shè)計(jì)方

2、案給出了經(jīng)驗(yàn)之談。就如何實(shí)現(xiàn)高速信號(hào)處理提出了解決方案。給出了多片DSP實(shí)現(xiàn)高速信號(hào)處理的級(jí)聯(lián)方式；給出了FPGA的配置及擴(kuò)充存儲(chǔ)容量的連接方案，并作一定探討；給出了板內(nèi)高速數(shù)據(jù)傳輸通道的設(shè)計(jì)方案。在該方案下，每路最快速度可達(dá)500MB/s；給出了板間信號(hào)傳輸模式的方案，在該方案下，每路最快速度可達(dá)150MB/s；給出了2路光纖接口的設(shè)計(jì)方案，在該方案下，每路的最快速度為3.75Gb/s，可作為傳輸數(shù)據(jù)的輔助通道。
　　然后，本文

3、就設(shè)計(jì)電路板的具體設(shè)計(jì)給出了介紹。從原理圖到PCB的整體設(shè)計(jì)，到具體的每一部分：Link Port通信接口，光纖接口，CPCI接口等給出詳細(xì)設(shè)計(jì)說明，并就每一部分的PCB走線及需要注意的事項(xiàng)做了必要說明。
　　最后，本文介紹了硬件電路的調(diào)試和相關(guān)接口程序的設(shè)計(jì)。對(duì)于各部分的接口程序設(shè)計(jì)在軟件工程的思想指導(dǎo)下做了一定的探索，并給出一定測(cè)試環(huán)境下的測(cè)試結(jié)果。
　　本文設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)高性能的CPCI信號(hào)處理板卡，板卡通過PCI接