16位定點數(shù)字信號處理器DSPD16數(shù)據(jù)路徑的設(shè)計.pdf

1、DSP芯片已成為集成電路中發(fā)展最快的電子產(chǎn)品,尤其是16位定點DSP器件是市場上的主流產(chǎn)品.在國外已經(jīng)有不少成熟的DSP產(chǎn)品,但是國內(nèi)在DSP芯片設(shè)計方面的研究仍然處于起步階段.作者承擔了"16位定點數(shù)字信號處理器DSPD16芯片設(shè)計"項目中數(shù)據(jù)路徑的設(shè)計研究工作.論文考察了當前通用數(shù)字信號處理器的體系結(jié)構(gòu),根據(jù)16位定點數(shù)字信號處理器DSPD16要實現(xiàn)的指令系統(tǒng)功能,確定了其數(shù)據(jù)路徑的結(jié)構(gòu).論文設(shè)計的重點是數(shù)據(jù)路徑中各運算部件的邏輯級

2、及電路級設(shè)計,并充分運用了電路設(shè)計策略來提高電路性能.對該數(shù)據(jù)路徑的設(shè)計,論文完成的主要工作有:1.文中根據(jù)指令系統(tǒng)所要求的移位功能的不同,設(shè)計了三個桶形移位器,分別采用了全編碼、全譯碼、部分譯碼三種不同的結(jié)構(gòu)來實現(xiàn).2.對于不同的運算功能,采用了不同的加法器方案.其中32位算術(shù)邏輯運算單元的設(shè)計,本文提出了一種完全由選擇器構(gòu)成的選擇進位加法器的新方案,也就是在分段的選擇進位加法器段內(nèi)繼續(xù)采用選擇進位加法結(jié)構(gòu).理論分析及電路仿真結(jié)果表明

3、采用文中提出的選擇進位加法器結(jié)構(gòu)能有效降低進位電路的延時.3.對于16x16位定點乘法器,采用基4的Booth算法,以保留進位加法器構(gòu)成并行陣列乘法器作為運算的主要部分,并對其中的關(guān)鍵電路結(jié)構(gòu)、單元進行優(yōu)化設(shè)計.論文將復(fù)雜的16位定點DSP微處理器數(shù)據(jù)路徑的功能劃分為小的功能模塊,對其中主要模塊在邏輯級上進行了詳細的設(shè)計,并進行了功能仿真驗證;在電路級層次上對主要電路單元進行了設(shè)計和時序仿真驗證,結(jié)果表明設(shè)計實現(xiàn)了系統(tǒng)所要求的指令功能.