并行折疊計(jì)數(shù)器在SoC測(cè)試中的研究.pdf

1、基于高性能系統(tǒng)對(duì)系統(tǒng)復(fù)雜度、處理速度、功耗、功能多樣化的要求，高性能的SoC 芯片成為IC 設(shè)計(jì)業(yè)發(fā)展的大勢(shì)所趨。SoC 設(shè)計(jì)縮短了電路設(shè)計(jì)周期，降低了設(shè)計(jì)風(fēng)險(xiǎn)，但同時(shí)也帶來(lái)了多方面的問(wèn)題，例如測(cè)試數(shù)據(jù)量的急劇增加和測(cè)試應(yīng)用時(shí)間的快速增長(zhǎng)。在SoC測(cè)試中，內(nèi)建自測(cè)試(BIST，Built-inSelf-test)方法是一種很好的解決方法。內(nèi)建自測(cè)試是將全部測(cè)試資源轉(zhuǎn)移到了芯片上，通過(guò)在芯片電路內(nèi)部實(shí)現(xiàn)測(cè)試生成、測(cè)試施加、響應(yīng)分析和測(cè)試控

2、制結(jié)構(gòu)，使電路進(jìn)行自身測(cè)試，從而擺脫了對(duì)昂貴的自動(dòng)測(cè)試設(shè)備的依賴(lài)，進(jìn)一步可以大大降低測(cè)試成本。鑒于基于折疊計(jì)數(shù)器重播種方法是一種具有很高壓縮率的BIST 方法，本文著重研究基于折疊計(jì)數(shù)器重播種方法的測(cè)試壓縮問(wèn)題。
　　 本文分析了基于折疊計(jì)數(shù)器重播種的測(cè)試數(shù)據(jù)壓縮方法，它們存在測(cè)試序列過(guò)多冗余的問(wèn)題，以及測(cè)試方法應(yīng)用在單掃描鏈上導(dǎo)致測(cè)試時(shí)間過(guò)長(zhǎng)的問(wèn)題，與目前測(cè)試領(lǐng)域多掃描鏈結(jié)構(gòu)不兼容的問(wèn)題，在實(shí)際應(yīng)用中存在一些限制。
　　

3、 本文提出了一種基于自選擇狀態(tài)的折疊計(jì)數(shù)器BIST 方法。該方法是在折疊計(jì)數(shù)器的基礎(chǔ)上，采用LFSR 編碼折疊計(jì)數(shù)器種子并對(duì)折疊種子進(jìn)行編碼，再對(duì)折疊種子展開(kāi)得到折疊狀態(tài)序列，對(duì)有效的折疊狀態(tài)序列進(jìn)行記錄下來(lái)并編碼，通過(guò)電路綜合工具對(duì)記錄下來(lái)的折疊序列編碼和種子編碼進(jìn)行綜合得到選擇電路，綜合得到的電路可以自選擇有效的折疊狀態(tài)序列進(jìn)行輸出，從而實(shí)現(xiàn)了與原測(cè)試集相容的測(cè)試模式生成，該方法通過(guò)較小的硬件開(kāi)銷(xiāo)實(shí)現(xiàn)了較高的測(cè)試壓縮率，并且過(guò)濾冗

4、余的測(cè)試模式，節(jié)省了大量的測(cè)試時(shí)間。
　　 為了解除基于折疊計(jì)數(shù)器重播種方案應(yīng)用在單掃描鏈結(jié)構(gòu)下的限制，本文提出了一種基于并行折疊計(jì)數(shù)器重播種的測(cè)試方法。該方法通過(guò)將掃描鏈劃分為若干條長(zhǎng)度為偶數(shù)且等長(zhǎng)的的掃描鏈，利用LFSR和相移器的把折疊種子并行輸出到本文設(shè)計(jì)的并行折疊控制電路上，實(shí)現(xiàn)折疊種子在多掃描鏈上同時(shí)翻轉(zhuǎn)得到新的折疊狀態(tài)序列。并行的折疊計(jì)數(shù)器方法不僅能夠很好的與其他BIST方法相融合，而且能夠大幅度降低測(cè)試時(shí)間，降低測(cè)