基于多目標的ARM ASIC實現(xiàn).pdf

1、嵌入式處理器是嵌入式系統(tǒng)的核心，提升它的性能可以很大程度地提高整個系統(tǒng)的性能。作為嵌入式處理器的代表，ARM處理器以其極小的體積、極低的功耗、極高的性能以及極低的成本脫穎而出。ARM926EJ-S則是應(yīng)用最為廣泛的中端ARM系列處理器之一。ARM公司以軟核的形式提供ARM926EJ-S，允許用戶根據(jù)需求綜合出正確的門級電路網(wǎng)表進行后續(xù)結(jié)構(gòu)設(shè)計，并借助EDA工具與其它邏輯電路結(jié)合一體，設(shè)計出所需要的芯片。
　　本論文介紹了ARM處理

2、器的應(yīng)用領(lǐng)域和體系結(jié)構(gòu)特點，并對ARM926EJ-S的特點進行了詳細說明。為滿足嵌入式系統(tǒng)性能的要求，將ARM926EJ-S的ICache（InstructionCache）和DCache（DataCache）的大小配置為16KB。在對ARM926EJ-S軟核代碼進行分析后，調(diào)試RTL仿真環(huán)境，完成RTL功能仿真，并基于不同的目標（功耗、速度和面積）研究其具體實現(xiàn)。發(fā)現(xiàn)以功耗為首要目標時，必須采用時鐘門控，而速度變化對面積影響不大；以面

3、積為首要目標時，必須降低速度，功耗才可同時減少；以速度為首要目標時，面積和功耗都增大，但時鐘門控對速度的影響不大。
　　在保證滿足系統(tǒng)功耗要求的條件下，以處理器的工作頻率為首要目標，對ARM926EJ-S軟核進行綜合，走COT（CustomerOwnedTools）流程來實現(xiàn)硬核，以達到最大的性能。最后，通過形式驗證、靜態(tài)時序分析和版圖后仿真來保證硬核實現(xiàn)的正確性，并進行功耗分析來評估硬核的功耗。
　　最終，采用SMIC13